Plunify推出一款软件以最大限度地减少FPGA设计中的性能错误

Plunify®基于机器学习技术的现场可编程门阵列(FPGA)时序收敛和性能优化软件供应商,今天推出了Kabuto™,可最大限度地减少和消除性能错误。

Kabuto完美的配合了Plunify的InTime™时序收敛和性能优化功能以解决各个行业关键设计问题,包括了数据中心,高级驾驶员辅助系统和高频交易等市场。 Plunify的首席执行官兼联合创始人黄翰华(Harnhua Ng)的评论说:“我们的机器学习功能用于时序收敛和优化FPGA的设计可使我们的用户能够胜过其竞争对手。

Plunify将在美国德克萨斯州奥斯汀的奥斯汀会议中心的设计自动化大会(DAC)上展出,日期:6月19 - 21日,时间:上午10点至下午6点,展位号1631号展位,期间将持续提供其完整产品组合的演示。

介绍Kabuto修复RTL代码性能
日本术语Kabuto“头盔”通过推荐基于定时路径和RTL代码分析的寄存器传输级(RTL)代码修复来保护FPGA设计免受性能错误的影响。它读取关键路径信息并确定相应的源代码段,分析它们,然后提出RTL修复。

例如,Kabuto判断确定需要pipeline流水设计,建议要修改的确切的代码行,并确保正确检查依赖关系。与linting工具不同,Kabuto建议在错误的时序路径上如何修正寄存器传输级(RTL)代码。

InTime添加额外功能
随着FPGA和设计流程变得越来越复杂,关键时序和性能问题的数量和难度呈指数级增长。 InTime时序收敛和性能优化使用独特的数据驱动方法来解决这些挑战,并帮助工程组实现其时序设计目标。InTime学习并推断出最佳的工具参数,如综合选项,地点和路线选项以及放置位置使用于设计里。InTime通过使用统计建模和机器学习功能从数据中洞察和提取最优参数以提高结果质量。

最新版本提供了改进的时序控制和性能功能。自动放置功能现在支持Quartus Prime Pro17.0,Quartus 17.0,Vivado 2017.1。 InTime可在用户的服务器或云计算环境中完全自动化运行。

最新的功能使客户能够不止构建自己的专有设计数据库,在确保工程团队在使用InTime更多的同时,该组学习数据库将变得更聪明和智能,进一步加快了设计时序收敛的时间。

虽然InTime主要用于时序收敛,但Plunify的算法也可以应用于关键变量,如功耗和面积的优化。

发货和价格
· InTime以及Kabuto的测试版本可随时发货。
· 可应要求提供。

Plunify在许多不同类型的FPGA设计中与各个工程组都有成功的案列和记录,包括了在澳大利亚,中国,印度,日本,新加坡和美国都有销售,同时各种客户服务选项,包括现场培训、热线支持和咨询服务。

关于Plunify
Plunify的解决方案使设计人员能够满足FPGA设计性能目标,缩短产品上市时间并降低开发成本而不影响现有工作流程。它通过机器学习技术解决复杂的芯片设计时序和性能问题,适用于各种市场,包括数据中心应用和诸如高级驾驶辅助系统(ADAS)和高频交易(HFT)等应用。 Plunify的产品组合包括EDAxtend™芯片设计平台,InTime时序收敛工具和Kabuto RTL性能顾问工具。