在摩尔定律的驱动下，集成电路的研发设计总成本逐年攀升。受这一趋势的影响，许多半导体厂商面临资金困境，改走轻晶圆厂或无晶圆厂模式。ASSP供应商的收益和商业模式也受到挑战。在市场需求、资金紧缺以及技术创新的压力下，FPGA开始日益向大批量应用发展。“我们称之为可编程完美风暴。”赛灵思(Xilinx)CTO，高级副总裁Ivo Bolsens比喻道。在这一风暴的席卷下，在云计算、绿色IT、智能电网、车载娱乐、通信、安全监控以及智能视频等领域，FPGA正在发挥着越来越重要的作用。由此，如何降低FPGA成本成为各家厂商关心的问题。

针对以上需求，赛灵思公司日前推出EasyPath-6 FPGA，该产品为高性能40纳米FPGA进入量产器件提供了6周内即可实现的总成本最低、风险最小的解决方案，对于那些需要快速缓解成本压力并满足市场不确定性需求的系统设计而言极具价值。

Ivo Bolsens指出，“利用该方案，设计工程师能在最短的时间内完成对Virtex-6 FPGA的成本降低方案，并且完全没有风险和额外的工程投入，工程师没有了后顾之忧，可以专注于开发下一代产品，成本也因此可以降低35%。”而以往采用FPGA转移到ASIC的方案，至少需要20周的时间，且存在着风险。“现在只需要三个简单步骤就能完成这一成本降低方案：第一步，采用Virtex-6进行设计并实现生产性运行；第二步，发出购买订单、NRE及设计文档；第三步，在6周内收到量产的产品。”Ivo Bolsens解释道。一旦设计文件提交给赛灵思后，晶圆即会被按照标准FPGA相同的电气参数进行测试，然后根据客户设计使用的特定资源进行筛选。最后，裸片在6周内完成组装、标记和最终测试，以确保功能和性能。

与过去将FPGA转化为结构化ASIC的方式相比，从Virtex-6移植到EasyPath-6器件具有许多优势。首先，传统结构化ASIC需要42周的时间来完成FPGA+SA设计、硅片后端设计、新器件的制造、认证、ECO以及产品制造，移植到EasyPath-6 FPGA仅需6周就能一步到位地实现量产(而非产品原型)。Ivo Bolsens风趣地说，“进行ASIC转换工程师需要研究我右手这厚厚的一沓资料，我们的方案却只需左手的薄薄几张。”

其次，可以降低系统重新验证的费用。结构化ASIC需要进行重新验证，这需要花费4周到6个月甚至更多的时间，同时还要占用大量的资金资源进行FCC或其它认证；而移植到EasyPath-6器件无需重新验证，完全不涉及任何附加设计条件、返工或者对 FPGA 设计的重新优化，也不涉及线路板的重新布局。EasyPath-6可以与Virtex-6共享掩模组、FAB、晶圆厂以及封装和质量控制，同时满足Virtex-6的数据手册。其专利的测试技术有助于减小裸片尺寸，提高晶圆良率，降低成本。

第三，EasyPath-6能满足变化的市场需求，工程师可以在Virtex-6和EasyPath-6 FPGA之间灵活切换。EasyPath-6 FPGA是一款支持Virtex-6 FPGA基础产品系列的所有器件、所有封装、所有速度等级以及温度等级的FPGA成本降低解决方案，它们具有同样的时钟、信号完整性和热噪声。这意味着工程师可任意选择Virtex-6 LX、LXT、SXT 和 HXT 器件来实施其设计，同时将风险降到最低。

此外，向EasyPath-6移植还能实现最低的库存成本和总生产成本。它没有最低订购量限制，在在架构上与Virtex-6 FPGA完全相同，可以针对不确定的市场需求做出快速响应，并通过即时库存降低成本。

作者：Nicole Chen

(转自：电子系统设计)