数据中心的福音:赛灵思SDAccel开发环境提高25倍能效比

赛灵思(Xilinx)在2014国际超算大会(Super Computing 2014)上推出了针对OpenCL、C和C++的SDAccel开发环境,可把单位功耗性能提高25倍。主要适用于数据中心功耗在25W以下的标准服务器。

亚太区销售及市场副总裁杨飞强调了SDAccel开发环境的3个特点:①针对OpenCL、C和C++的架构优化编译器,②在FPGA上实现了类似CPU/GPU的开发体验和③实时运行体验。

①SDAccel的架构优化编译器使软件开发者能够优化并编译流媒体、低时延及定制数据路径应用。该编译器比高端CPU性能提高10倍,而功耗仅为GPU的1/10,同时能保持代码的兼容性和传统软件编程模式,以便于应用移植并节约成本。SDAccel编译器相比同类竞争FPGA解决方案的性能和资源效率均提升了3倍。自动生成的设计比手动编码的RTL设计方案的性能还高。

软件开发人员可用OpenCL、C和C++ 代码创建高性能加速器,并针对计算搜索、图像识别、机器学习、编码转换、存储压缩和加密等各种数据中心应用中的存储器、数据流和流水线技术进行了优化。

②在FPGA上实现类似CPU/GPU的开发体验(见图1)。借助SDAccel,开发人员能够使用其熟悉的工作流程优化应用,即使没有FPGA经验也行。

图1 SDAccel开发环境在FPGA上实现类似CPU/GPU的开发体验

图1 SDAccel开发环境在FPGA上实现类似CPU/GPU的开发体验

集成设计环境(IDE)不仅可提供编码模板和软件库,而且还能对各种开发目标进行编译、调试和特性分析,如在X86平台上仿真、使用快速仿真进行性能验证以及在FPGA处理器上进行本地执行等。IDE可在数据中心用FPGA平台上执行应用。该平台配套提供面向所有支持开发目标的自动仪器插入功能。此外,CPU/GPU开发人员能够将SDAccel应用迁移到FPGA上,同时还可在他们熟悉的工作流程中维护和复用OpenCL、C和C++代码。

SDAccel环境包括编程器用IDE、基于C语言的FPGA优化库,及数据中心用现成商用(COTS)平台。

SDAccel库包括用于高性能低功耗实现方案的内置OpenCL函数、DSP、视频以及线性代数库。针对特定领域加速,赛灵思联盟合作成员Auviz Systems提供了优化的OpenCV和BLAS OpenCL兼容型软件库。

③在FPGA上实现类似CPU/GPU的运行时间体验。

SDAccel带有多个程序和类似CPU / GPU按需可加载计算单元的应用。与CPU/GPU类似,SDAccel对于FPGA解决方案的独特之处,在于能够保持程序转换过程中的系统正常工作。能创建可在应用运行过程中加载新加速器内核的FPGA计算单元的环境。 在整个应用执行过程中,存储器、以太网、PCIe和性能监控器等关键系统接口和功能均保持工作状态。即时可重配置的计算单元可让多个应用共享FPGA加速器。例如通过对运行系统编程,可支持图像搜索、视频转码和图像处理之间的切换。

杨飞还称,在压缩标准测试中,SDAccel生成的硬件加速器比同类竞争工具生成的加速器速度高3倍多,尺寸小3倍。占位面积及吞吐量与手动优化的RTL实现方案差不多。

图2 用两个加速器测试标准比较手动编码的RTL、SDAccel及市场上类似方案的结果

图2 用两个加速器测试标准比较手动编码的RTL、SDAccel及市场上类似方案的结果

在加密标准测试中,SDAccel生成的硬件加速器比同类竞争工具生成的加速器速度快1.2倍,而面积小4倍。(记者 恩平)

来源:日经技术在线