Hackaday读者有话说:Vivado HLS使用经验分享

作者:Kenshin

众所周知 Hackaday.com 网站上聚集着众多极客(Geeker),他们打破传统,标新立异,敢于尝试新的东西,今天这篇文章搜集了这些极客对Xilinx Vivado HLS工具使用经验和心得,Xilinx Vivado HLS是一个高级综合工具,能够将C语言转换成硬件描述语言(HDL),也就是说我们可以用C语言来实现HDL模块编程了。

图1 Vivado HLS工作流程

图1 Vivado HLS工作流程

  • 第一位Hacker是来自新西兰的Mike Field,他是一个硬件Hacker,还建立了自己的网站( www.hamsterworks.com ),他详细总结了Vivado HLS的使用步骤,他认为这个很有趣,值得每个人去尝试,Vivado HLS是一个IDE开发环境,开发人员编写C工程代码,测试代码,然后利用HLS转换为HDL硬件语言逻辑。
  • 图2 Xilinx赠送给Mike Field的MicroZed开发套件

    图2 Xilinx赠送给Mike Field的MicroZed开发套件

    他总结的步骤如下:
    1. HLS工具会将C语言代码转换成伪机器代码,都可以用FPGA逻辑(乘,加,递增等)来实现。

    2. 循环操作代码分析,主要是根据语法。不能够被充分执行的循环会导致吞吐量的瓶颈,如果一个复杂的乘运算要花费30个周期,并且你要执行256次那么延迟时间就会介于30和7680周期之间。然而如果你使用原语指令(#pragma HLS_PIPELINE)将其展开256次,那么实现方式就会变成7680级流水线,每个循环还可以接受新的数据。

    3. 函数调用可能会引起分离的逻辑实例,支持子函数的创建,也可能引起一系列仲裁接口用于访问单个函数逻辑实例。

    4. 对于这些伪机器代码如何连接会生成一个计划时间表,并且会充分考虑到期望的性能约束条件(时钟速度等)。

    5. 然后代码生成器会将伪机器代码映射为HDL逻辑逻辑代码(Verilog或VHDL),使用简单的流水线接口来处理参数和和、返回值。其实你还可以添加其它语法或者数据类型来构造AXI协议接口的模块。

    6. 最后你就可以将转换后的代码或者IP核添加到传统的HDL工程中。
    看起来很简单,其实最重要的是最后我们要进行代码优化,排除bug。我们可以定制很多数据类型(n位的整数,或者固定精度的整数等),灵活的使用这些数据类型,可以帮助我们精简逻辑代码,提升系统设计性能。

  • 第二个Hacker是Darren,他直接录制了一个说明视频。介绍了如何利用Vivado HLS生成FIR滤波算法的HDL代码,并将代码添加到ISE工程中,经过综合实现布局布线等操作后生成FPGA配置文件,下载到FPGA开发板中,Darren采用的目标板卡是Spartan-3 FPGA。
  • 图3 基于Vivado HLS生成FIR滤波算法

    图3 基于Vivado HLS生成FIR滤波算法

    声明:本文为原创文章,转载需注明作者、出处及原文链接,谢谢!