每日头条

【开发者分享】 利用 RQA 和 RQS 实现设计收敛

通过之前的博文,我们已经学会了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions (RQS) 来改进总体设计分析以及设计的时序收敛体验。本篇博文将通过一个具体设计示例来演示如何在实现流程中将 RQA 与 RQS 结合使用。

手把手教学如何报名Xilinx自适应计算挑战赛

首届赛灵思自适应计算挑战赛(Xilinx Adaptive Computing Challenge)继续火热报名中!为了帮助国内开发者更好更快地报名成功,Xilinx技术社区帮您简化流程,手把手教您如何报名开发者比赛,赢万元大奖!

性能、价格、功耗的“三体问题”新解:Xilinx KU19P

随着新一代网络被部署用来支持日益多样化的高带宽应用组合,网络供应商和数据中心运营商需要快速扩展数据包处理能力,同时最大限度地降低资本支出/运营成本,并保持灵活性,从而适应未来的连接标准。为满足未来的不同需求,赛灵思推出了Kintex UltraScale+ KU19P FPGA。

Xilinx 宣布加入 Open RAN 政策联盟,推动开放式 5G 网络部署

赛灵思今日宣布加入 Open RAN 政策联盟,致力于为Open RAN 5G 技术的开发和部署提供有力支持。Open RAN 政策联盟的成员提倡将 Open RAN 作为首选解决方案,提高多厂商生态系统的互操作性和安全性。

【分享】MicroBlaze大内部存储器(AXI BRAM)设计

MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大,需要把AXI BRAM的空间做到最大。AXI BRAM底层是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM个数,决定了AXI BRAM的大小。在ZCU106单板上,有312个Block RAM,有96个Ultra RAM。客户需要1MB存储空间。

速来,Xilinx Vitis AI 1.2 开放下载了!

Vitis™ AI 开发环境是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘器件和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念,可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力

可扩展激光雷达面世,那个谁,你的自动驾驶还坚持不用激光雷达吗?

近日,赛灵思公司与美国 Quester 公司联手推出一款可扩展数字化多光束快闪激光雷达。一石激起千层浪,包括机器人和自动驾驶出租车在内的 15 个不同市场均将从此收益,交通行业也将因此迈上发展新台阶。

站在巨人肩膀上创新,赛灵思15万美元重奖初创企业选手

开发者分享 | 远程共享和访问赛灵思器件

在某些情况下,比如远程工作时,可能需要访问本地不可得的器件。本篇简介教程演示了如何共享并访问位于远程实验室内的开发板或归同事所有的开发板。

Vitis AI 1.2 现已推出!

Vitis™ AI 开发环境是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘器件和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念,可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力。