每日头条

如何利用 7 系列 FPGA 中的 POST_CRC 试错

本博文介绍了利用 POST_CRC 试错的方法,但总体而言,赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

【干货分享】Vivado 增量综合流程

从 Vivado 2019.1 版本开始,Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。在我们开始讨论增量综合之前,我们先来讨论一下一些重要的概念,以便能够更好地理解该流程。

【视频】Versal ACAP: 片上网络(NoC),高效的异构硬件解决方案

本视频介绍了 Versal 自适应的片上网络 (NOC)。 这种固有的软件可编程创新确保了该平台一经启动,即可供硬件设计师和软件开发者使用。 Versal 的各种引擎、关键接口和集成存储器控制器通过这条高效低耗的超高速连接和驱动,为定制型异构硬件解决方案带来高带宽和低时延

【视频】Versal 生命的证据:Hello World

共同见证 Versal™ 向世界发出的第一句话,“Hello World”。这是一个具有非凡意义的一句话,我们将之称为“生命的证据”,从此标志着 Versal ACAP 正式诞生。从收到第一块电路板起,Arm® Cortex®-A72 和 Arm® Cortex®-R5F 在 3 小时内完成启动,而 ARM Cortex-A72 上的 Linux 也在 4 天内完成启动

【重磅下载】Xilinx AI SDK 编程指南免费下载了!!!

Xilinx AI SDK是建立在深神经网络开发工具包(DNNDK)和深学习处理器(DPU)之上的一组高级库。通过将大量高效高质量的神经网络封装在DNNDK中,提供了一种简单易用的统一的接口,使用户在没有深度学习知识和FPGA知识的情况下使用深度学习神经网络变得容易

CERN研究|可定制人工智能加速暗物质探索

在项目中,CERN研究人员通过将AI推理和性能关键传感器的预处理在部署于大型强子对撞机(LHC)中的Xilinx Virtex Ultrascale FPGA上结合,通过自行设计的一套HLS4ML的软件工具,可定制计算极大的加速了处理能力, 并且使得神经网络推理的延时降低到100ns数量级

【视频】Versal 业界首款 ACAP 介绍

在赛灵思硅谷总部实验室抢鲜了解 Versal™。领略 Hello World、AI 引擎、片上网络(NoC)、PCIe、32G 收发器和搭载了多速率 MAC(MRMAC)的业界首款 ACAP,该 MAC 基于 7 nm 处理技术,现已向抢鲜体验客户发货

基于 Python 的矩阵运算加速器

Xilinx GEMX(通用矩阵运算)库可提供一套高性能引擎,用于加速严重依赖矩阵运算的应用。该库附带了一组能够支持软件的 Python API,特别是 Python 开发人员可以轻松利用这些引擎的性能优势。

Xilinx 创下新里程碑,Versal ACAP 开始出货了!

自适应和智能计算的全球领先企业赛灵思公司今天宣布已开始面向参与公司“早期试用计划”的多家一线客户交付 Versal™ AI Core 和 Versal™ Prime 系列器件。Versal 是业界首款自适应计算加速平台(ACAP),这是一款具有革命性意义的新型异构计算器件,其功能远超传统的 CPU、GPU 和 FPGA。

梅开二度:赛灵思再次荣膺最佳视觉产品奖

在不久前加州圣克拉拉城举办的 2019 嵌入式视觉峰会上,赛灵思的 AI 平台成功斩获了嵌入式视觉联盟颁发的业界最佳云解决方案之 “2019 年度最佳视觉产品奖”。该奖项旨在 “表彰那些致力于开发和支持下一代计算机视觉产品的行业领先公司的创新之举”。这是赛灵思继去年荣膺此项大奖之后再次捧走该奖杯