每日头条

运用 Language Template 来创建set_input_delay/set_output_delay约束

时序约束中的 set_input_delay/set_output_delay 约束一直是一个难点,无论是概念、约束值的计算,还是最终的路径分析,每一次都要费一番脑子。Vivado为方便用户创建输入输出接口的约束,整理出了一套非常实用的InputDelay/Output Delay Constraints Language Templates。

白皮书 | 实现紧凑型工业摄像头的秘诀,就在这里!

在赛灵思推出的 Zynq UltraScale+ MPSoC白皮书中,详细解读了基于 InFO 封装的全新 Zynq UltraScale+ MPSoC 如何实现紧凑型工业摄像头,并全面展现了其所具备的优秀的性能、功耗比等优势。

开发者分享 | 如何使用 10G/25G 以太网 IP core 上的 1588 功能

以太网 IP 核的 1588 功能是用来实现,在 IP 内部为TX侧发送包打上发送出去这个时间节点的时间戳,以及获得 RX 侧收回来的包在 IP 接口处的时间戳。然而10G/25G 的 IP 例子工程没有提供演示,本文主要介绍了如何使用这个 IP 的 1588功能。

开发者分享 | Alveo加速卡上管理子系统 CMC 介绍

Alveo 加速卡除了有我们 ultrascale+系列的芯片以外,还有 TI 的 MSP432,它的作用就是监控板子的状态,比如电流电压温度等信息。主控端可以通过 FPGA,访问 MPS432,然后获取这些信息。那么怎么样简单的获得这些信息呢,为此我们准备了 CMSIP。

赛灵思 App Store, 助力万物加速!

赛灵思应用商店 (Xilinx App Store) 是赛灵思首次面向广大用户所提供的数字化自适应加速应用发布平台,其加速应用来自赛灵思、第三方合作伙伴和优质独立软件开发商。目前,Xilinx 应用商店支持多种领域的加速计算,包括视频及图像处理、数据分析、高性能计算、机器学习及网络安全等

一图读懂赛灵思 UltraScale+ 新成员

一图读懂赛灵思全新UltraScale+成本优化型产品组合

【开发指南下载】Versal ACAP系统软件开发人员指南(v2020.2)

本文提供Versal™ ACAP编程和设计的软件专用信息。

RFSOC-PYNQ系列资源在 FPGA'21 发布

在2月28日全球最顶尖的FPGA'21大会上,PYNQ团队发布了全新的RFSoC-PYNQ开源框架,示范应用,硬件平台以及丰富教学资源。此次发布不仅仅包括RFSoC-PYNQ框架,对应的Jupyter Notebook全部开源的应用实现。

人工智能引发能源问题,我们该怎么办?(二)

在 "人工智能引发能源问题,我们该怎么办 (一)"中,我们简要介绍了更高层次的问题,这些问题为优化加速器的需求奠定了基础。作为一个尖锐的问题提醒,现在让我们通过一个非常简单的图像分类算法,来看一看与之相关联的计算成本与功耗。

开发者分享 | Petalinux 工程中设备树的介绍

设备树是 Petalinux kernel 的关键组件,接下来以 2020.1 版本为例,为大家介绍一下在Xilinx Petalinux 工程中的设备树是如何产生,配置以及修改的。