每日头条

【视频】Xilinx 自适应计算挑战赛

此次“自适应计算挑战赛”面向所有独立开发者和初创企业。比赛要求使用 Vitis / Vitis AI 在 Xilinx 平台上实现算法和应用的硬件加速。获奖者将获得奖金! 立即注册并开始设计吧!

开发者分享 | 利用 RF Data Converter 保持同步

现代 RF 信号链对于跨多通道的数据转换器性能具有极高的要求。换言之,对于赛灵思 RF Data Converter 而言,关键要求之一是在多个 ADC/DAC Tile、RFSoC 器件甚至开发板之间都必须保持同步。了解赛灵思如何探索多块同步 (Multi-Tile Synchronization) 问题解决之道

参赛指南 | 如何立刻马上加入赛灵思自适应计算挑战赛

赛灵思与Hackster.io携手推出的首届赛灵思自适应计算挑战赛现已拉开序幕。赛灵思诚邀独立开发者和初创企业参赛,借助Vitis™ 统一软件平台和 Vitis AI 发挥杰出才能,为加速工作负载开发创意设计解决方案。两项竞赛的报名已于 2020 年 7 月 7 日正式启动。以下是本次竞赛的参赛指南

VMWare 在 vSphere 上验证 Alveo FPGA 的机器学习推断性能

近期,在推动 IT 基础设施向异构计算转型的过程中,赛灵思与 VMware 展开协作,在 VMware 的云计算虚拟化平台vSphere上测试 FPGA 加速。由于赛灵思 FPGA 越来越广泛地应用于 ML 推断加速,本文将展示的是如何将赛灵思 FPGA 与 VMware vSphere 相结合,在虚拟部署和裸机部署上实现基本相同的高吞吐量、低时延 ML 推断性能。

【吹响竞赛集结号】 Xilinx 隆重推出自适应计算挑战赛,欢迎报名参加!

Xilinx 隆重推出自适应计算挑战赛!比赛要求开发者和初创企业使用 Vitis™ / Vitis™ AI 在 Xilinx 平台上实现算法和应用的硬件加速。开发者冠军将获得 1 万美元奖金,初创企业冠军将获得 10 万美元奖金!

Xilinx 视频实时转码一体机解密

基于新型的赛灵思实时服务器( Xilinx RT Server)参考架构,两大全新一体机将双管齐下,助力当今服务提供商以每通道最低成本提供视频质量和比特率优化的多种类型应用。本文我们将开始为您揭开这一与众不同的实时转码一体机...

【开发者分享】有关 Zynq UltraScale+ RFSoC 的 AXI CDMA Linux 用户空间示例

本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过 AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。

【下载】Vivado Design Suite 用户指南:版本说明、安装和许可

本指南提供新版本的 Vivado® Design Suite 概述,包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表,并包含指向可提供最新信息的答复记录的链接。

Xilinx 视频实时转码一体机解密系列二:低比特率高品质 ABR 视频实时转码(HPE 参考架构)

对实时视频流的需求给视频服务提供商带来了严峻挑战,因为他们必须在管理基础设施和互联网带宽运营成本的同时,还要为客户提供高质量体验。鉴于视频转换的计算强度,转码不断推升对灵活应变硬件加速的需求。

【下载】Bootgen用户指南 (中文版)

本文档摘自 UG1416 中的“Bootgen 工具”章节,描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。