每日头条

世界顶尖名校与科技大咖星光闪耀:Xilinx 自适应计算集群重磅发布

今天, 赛灵思宣布,正在全球四所最负盛名的高等学府设立“赛灵思自适应计算集群( Xilinx Adaptive Compute Clusters,XACC )”。赛灵思诚邀全球顶尖高校加入 XACC 项目,在采用了赛灵思最新自适应计算加速技术的集群上合作开展尖端 HPC 研究。

Xilinx AI 让边缘工业 “没有最智能,只有更智能”

全球范围内,每年会安装数千万个 IP 摄像头。如果我们假设全球已经安装了1亿个 IP 摄像头(保守估计),且每台摄像机都在 7x24x365 (当然也有可能上是366)的工作频率下以 30fps 的速度采用非智能方式传输 H.264 编码高清视频,那么,每年所需的总带宽将为约 859Tbps 或 3.4ZB

【下载】Zynq UltraScale + MPSoC中的隔离方法应用笔记

本文描述了如何使用XMPU、XPPU和TrustZone提供的硬件和软件机制来隔离子系统。

【干货分享】Xilinx Linux V4L2视频管道(Video Pipeline)驱动程序分析

Xilinx提供了完整的V4L2的驱动程序,Xilinx V4L2 driver。处于最顶层的驱动程序是V4L2框架的视频管道(Video pipeline)驱动程序,也叫桥驱动程序(bridge driver),主要代码在文件xilinx-vipp.c中。在V4L2框架中,整个视频管道(Video pipeline)可以通过媒体设备(/dev/media)配置

【开发必看】一文了解Xilinx 的“全局”

现场可编程门阵列 (FPGA) 具有诸多特性,无论是单独使用,抑或采用多样化架构,皆可作为宝贵的计算资产;但是许多设计人员并不熟悉 FPGA,亦不清楚如何将这类器件整合到设计中。解决办法之一是深入研究主要供应商提供的 FPGA 架构及相关工具;本文则从 Xilinx 产品系列开始着手

【干货分享】升级Zynq-7000 XIP 参考设计到Xilinx SDK 2018.3

有些应用中,单板没有DDR,OCM又不够存储所有数据和指令。这种情况下,Xilinx提供了参考设计Zynq-7000 AP SoC Boot - Booting and Running Without External Memory,把代码和只读数据放在QSPI Flash中运行程序,这就是execute in place (XIP)。

FPGA 的 StarBleed 漏洞,真有那么可怕吗?

2011年,德国鲁尔大学的两位博士花了3000美元和7个小时成功破解了Mifare DESFire MF3ICD40使用的安全算法,但这个破解在现实生活却没有任何价值,因为一颗RFID芯片的价值只有几分钱,没人傻到去花大钱去破解一个几乎免费的芯片

【干货分享】IIC 协议与编程序列

在本文中,您将了解有关内部集成电路总线(I2C 或 IIC)的基础知识以及将此协议总线应用于短距离通信的方法。I2C 属于串行通信协议,供双线接口用于连接 EEPROM、传感器、RTC、ADC/DAC 等低速器件以及嵌入式系统中的其它兼容 I/O 接口。

【干货分享】以MicroZed单板为例,Vitis嵌入式软件开发极速入门

Vitis是Xilinx新推出的统一软件平台,可实现在 Xilinx 所有芯片(包括 FPGA、SoC 和 Versal ACAP)上开发嵌入式软件和加速应用。Xilinx主要宣传Vitis可以为异构平台的应用实现加速。其实,Vitis也能完美的支持嵌入式软件开发。下面以MicroZed单板为例,介绍在Vitis里如何创建嵌入式软件工程,并且编译和调试,直到启动。

AXI 基础第5讲——创建 AXI4-Lite Sniffer IP 以在赛灵思 Vivado IP Integrator 中使用

在某些情况下,通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的。在本文中,我将为大家演示如何创建基本 AXI4-Lite Sniffer IP 以对特定地址上正在发生的读写传输事务进行计数。首先,编写 HDL (Verilog) 代码,然后将其封装为 IP,最后将此 IP 添加到 IP IntegratorBlock Design (BD) 中。