每日头条

传统与创新设计的区别有多大?看了它你就知道了!

赛灵思可编程器件含有数百万个逻辑单元 (LC),并且集成的现代复杂电子系统也与日俱增。本高效设计方法指南提供了一整套最佳做法,旨在于较短的设计周期内完成此类复杂系统的创建。

【工程师分享】MPSoC R5引导4个A53和两个R5的应用程序的例子

有工程师反馈R5引导A53和R5的应用程序后,A53和R5的应用程序没有正确执行。因此做了一个MPSoC R5引导4个A53和两个R5的应用程序的例子。

创建 Vitis 加速平台第 2 部分:在 PetaLinux 中为加速平台创建软件工程

这是《创建 Vitis 加速平台》系列的第 2 篇博文。在前文中,我们讲解了如何创建硬件以及如何通过 XSA 将元数据 (metadata) 传递给 Vitis™。在本文中,我们将讲解如何使用此 XSA 以及如何创建在目标平台上实现设计加速所需的软件镜像。

FPGA穷途末路了吗?评AMD 300亿美元溢价收购赛灵思,这会毁了Xilinx!

上周五,一个爆炸性消息传遍业界:AMD将以300亿美元价格收购FPGA龙头老大Xilinx!媒体们争相转载这个消息收割眼球。赛灵思的股票也应声涨起来,从100美元左右冲到120美元,市值向300亿美元看起。

Vivado Design Suite 用户指南:设计分析与收敛技巧 (中文版) (v2019.2)

本手册详细介绍 Vivado工具的功能特色,包括 FPGA 设计的逻辑和时序分析以及工具生成的报告和消息。探讨达成时序收敛的方法,包括审查时钟树和时序约束、设计布局规划以及实现运行时间与设计结果的平衡。

SmartNIC 与普通的 NIC 有哪些显著性差异?

普通 NIC 定位于高效迁移服务器的网络数据包,通常包括不同程度的为优化性能而设计的传统卸载。SmartNIC 整合了多方面的附加计算资源,但是这些架构就像雪花一样各不相同,因此,我们将深入研究规模最大、最受欢迎的供应商所提供的几种方法。

25倍!(全)同态加密底层算子NTT的FPGA加速

数据已经成为数字经济时代最重要的生产要素,成为企业和机构的核心资产,而数据价值的体现则是数据的隐私保护。传统的面向静态数据保护的安全手段已经无法满足数据在跨企业、跨机构之间流通的需求

开发者分享 | 赛灵思 PL 和 PS IBIS 模型解码器

赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。

Xilinx 面向不断壮大的 5G O-RAN 虚拟基带单元市场 推出多功能电信加速器卡

赛灵思今天宣布面向 5G 网络中的 O-RAN 分布式单元和虚拟基带单元推出 T1 电信加速器卡。T1 卡大幅减少了之前系统所需的 CPU 核数量。与其它竞争方案相比,T1 卡不仅可以降低系统总功耗和成本,同时还支持 O-DU 提供更好的 5G 性能与服务。

300 多页方法论,Xilinx FPGA 设计竟然有”章”可循?

FPGA 设计是有章可循的,如果用的是 Xilinx 的 FPGA,这个“章”就是 UG949。最新版的 UG949 是 2020.1 版本,整个文档共六大章节 306 页(点击此处查看《UltraFast 设计方法指南》)。对于如此之多的内容该如何消化吸收呢?首先,了解一下 UG949 的背景信息。