验证

基于FPGA的智能卡验证平台设计

摘要: 随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。

引言
  随着EDA技术和半导体制造工艺的不断发展,单芯片的功能越来越强,结构越来越复杂,设计和制造成本也大幅增加。尤其是进入90 nm后,芯片总体设计成本增加了20%左右,即使采用130 nm工艺,单次芯片制造的成本也在数十万美元,这使得验证工作在整个设计过程中的作用显得越来越重要。验证贯穿集成电路设计整个过程,从制定系统SPEC,验证工作就已经开始,从架构设计、行为级的系统建模到模块化的设计和实现,再到生成网表和后端布局、布线等一系列过程中,验证工作都一直伴随其中,通过各个阶段的验证,可以避免把上一个阶段的问题带到下一个阶段。

使用大量 Xilinx FPGA 的复杂设计经常通过 VHDL 来创建,但随机化和功能覆盖率验证则需要在 SystemVerilog 中进行。 最新的开源 VHDL 验证方法可以为任何标准 VHDL 仿真器的用户提供广泛的功能覆盖率测试和约束或覆盖驱动的随机化测试。

分享:FPGA设计的验证技术及其应用原则

FPGA设计和验证工程师当今面临的最大挑战之一是时间和资源制约。随着FPGA在速度、密度和复杂性方面的增加,完成一个完整时序验证对人力和计算机处理器、存储器提出了更多更高的要求。

同步内容