IP

Vivado设计套件用户指南——创建和打包自定义IP

使用Vivado®IP打包器流程可为您提供一致的体验Xilinx®IP,第三方IP或客户开发的IP。

Vivado中IP的使用方法

1、ISE和Vivado中IP核生成的区别即对应关系:

其中.ngc文件为可综合文件,ucf为约束文件。对于IP的仿真,在ISE下要调用XilinxCoreLib这个仿真库,而在Vivado中,生成IP的过程会生成仿真要用到的文件。

2、在Vivado中调用IP会生成的文件

1)实例化的模板,即在自己工程中需要实例化该IP时的模板。Verilog语言的.veo,VHDL语言的.vho。

2)综合的网表文件.dcp

3)行为级的仿真文件。.v或者.vhdl,还有可能生成Testbench。

4)有的IP会生成例子工程,会创建一个以该IP为顶层的工程,帮助我们对IP进行独立的仿真分析。

3、使用IP的方式

Vivado ip gen

作者:East FPGA那点事儿

Vivado 每个IP产生都会有Global 和OOC两种综合选项,很多工程师对此理解不是很清楚,不知道究竟差异哪里,如何选择。

图1.IP GUI 综合选项

图1.IP GUI 综合选项

Vivado中新建工程或把IP搭建成原理图

上一节说了怎么建自己的IP,下面把自己的设计方案用IP的方式搭建成原理图。

1、新建project

2、选择芯片型号xc7z020clg400-1

3、既然vivado是按照IP原理图来设计的,首先是要添加block

4、直接从IP Catalog中选择想要的IP模块

在Zynq AP SoC设计中使用HLS IP(二)

概述

对于硬件加速模块来说,这些硬件加速模块会消耗源于CPU存储器的数据,并且以streaming方式产生数据。本文使用Vivado HLS和xfft IP模块(在IP Integrator使用HLS IP那节用过)。这些模块是连接到HP0的AXI4从端口,使得zynq7处理系统的数据通过AXI DMA IP核。硬件加速模块是免费的运行,并不需要驱动,只要数据被CPU推送(通常简称为处理系统或PS)。这里还要强调软件要求避免缓存一致性问题。

在Zynq CPU和HLS加速模块之间Streaming Data

Step 1: 产生HLS IP

这里会产生两个Vivado HLS文件,即fe_vhls_prj和be_vhls_prj,它们都包含HLS IP。

Step 2: 创建Vivado Project

如何在IP Integrator中使用HLS IP

概叙

通常来说,我们不仅要用高级综合package RTL,还可以利用内部IP Integrator。本文是一个复杂的FFT数据块的设计,介绍如何设计HLS IP,并且在IP Integrator中使用它来作一个设计——这里生成两个HLS blocks的IP,并且在一个FFT(Xilinx IP)的设计中使用他们,最终使用RTL testbench来验证设计。

Integrate带有Xilinx IP Block的 HLS IP

这里展示了在IP Integrator中,如何将两个HLS IP blocks跟Xilinx IP FFT结合在一起 ,并且在Vivado中验证设计。

Step 1: 创建 Vivado HLS IP Blocks

使用提供TCL脚本的Vivado IP,创建两个HLS block。脚本给这两个HLS设计运行HLS C综合,RTL co-simulation和package IP。

观看视频,学习如何将 Vivado IP 和第三方综合工具配合使用。此视频将通过一个设计实例引导您完成创建自定义 IP 的步骤;用第三方综合工具IP黑盒子来审查所需 IP 输出;整合 Vivado IP 网表和第三方综合工具网表的两个方法,即“网表项目模式”和“非项目 Tcl 脚本模式”。​

三种使用PCI Express IP的节能技术

作者:Athul Sripad ASIC数字设计工程师,Synopsys

摘要
将PCI Express用于计算应用(服务器、组网、笔记本电脑等)的连通性方面在一段时间内相当流行,同时,在较小的、电池动力装置(电话、平板电脑、手表等)内的使用正变得更加广泛。由于计算应用环境下设备之间数据通信量的增加,产生较大的功率要求,正是由于该原因,设计人员致力于寻找降低其SOC在低强度或空闲时期功率的方法。较小的、电池动力装置常处于空闲和深度睡眠模式,但对于这类深度节电模式,其代价是,切换回正常工作模式时恢复时间较长。

对于使用PCI Express的设计人员,通过将PCI Express IP集成在其SOC中,对其目标应用的功率产生了积极的影响,这是因为除了协议所提供的节能技术之外,还有高级功率管理技术可以控制功耗。采用时钟门控技术可以处理动态功耗事宜,但对静态功耗无任何作用。电源门控技术是实现最大程度节能的理想选择,这是因为它能降低因缩小的特征尺寸而导致更大的静态功耗。在深度节电模式下,电源门控PCI Express IP在典型情况下需要PCI Express链路再训练或再配置,并将延长恢复时间,这在很多情形下是不希望的,所以是一项重大挑战。

使用 IP example design

作者: East FPGA那点事儿

很多时候工程师使用xilinx IP却不知道如何调用,如何配置,如何测试和如何仿真,这里请充分使用xilinx vivado 工具提供的example design,以IP 7系列的SERDES调用为例,我们可以在产生IP后打开工具自带的IP 参考设计:

图1.open IPexample design

观看本视频,了解如何使用 Vivado 中的 “Create and Package IP” 命令创建一个 AXI 外设,并向该外设添加自定义逻辑。该外设将被重新打包并在硬件上得到验证,可以使用在基于 MicroBlaze 的设计。

同步内容