LUT

精打细算节约系统资源的一个技巧

今天开始设计CPLD的内部电路,花了一个上午的时间写了一些大概的代码,开始估算一下系统所需要消耗的资源,不算不知道,才刚两个计数器就消耗了200个LUT的资源,这下完了,整个芯片才240个LUT,其他的部分的电路怎么办,如果换大容量的芯片整个电路板得大改,而且增加了整个系统的成本,于是开始查原因,电路上使用了大量的分频器,一开始的直觉认为过多的分频器消耗了系统的资源,于是单独留下分频器部分编译,发现所占用的资源并不多,再一看,只剩下计数器的模块了,翻箱倒柜的看代码,人家的计数器二三十个LUT就可以了,为什么我的用了90个,很是不解,左看右看,终于发现如下一句代码:

在Spartan-3系列FPGA中使用LUT构建分布式RAM(4)---‘连载――我与FPGA活动’”

          前面讲了分布式RAM的方方面面,下面以RAM_16S为例,分别给出其在VHDL和Verilog HDL下面的模板代码(在ISE Project Navigator中选择 Edit--- Language Templates,然后选择VHDL 或者Verilog, 最后是Synthesis Templates --- RAM,在http://xilinx.eetrend.com/blog/776中也有具体调用过程的描述)。CORE Generator可以产生类似的代码以供行为仿真使用,它们可以在ISE Project Navigator中双击.coe文件看到。


VHDL Template Example
--
-- Module: RAM_16S
--
-- Description: VHDL instantiation template
-- Distributed RAM
-- Single Port 16 x 1
-- Can also be used for RAM16X1S_1
--
-- Device: Spartan-3 Family
--

在Spartan-3系列FPGA中使用LUT构建分布式RAM(2)---连载――我与FPGA活动

          分布式RAM支持以下的单口RAM与双口RAM类型:
•带有异步写/同步读的SRAM,其中的同步读取可以使用与分布式RAM相关联的触发器实现。
•带有一个同步写端口与两个异步读端口的DRAM,其中同步同步读的原理与前者相同。

          图1给出了SRAM与DRAM的示意,可以看出DRAM有一个读/写端口和一个独立的读端口。任何对D输入端口的写操作和对SPO输出端口的读操作可以同时进行,并且和对另一个读端口即DPO的读操作是互相独立的。

      图1 SRAM与DRAM的示意

在Spartan-3系列FPGA中使用LUT构建分布式RAM(1)---连载――我与FPGA活动

         前一阵出差,然后又吹空调受凉休息了一阵子,耽误了不少时间。现在缓过劲来了,可以继续写作了。出差途中数小时路上无聊,就顺手打印了XAPP463.pdf,即《Using Block RAM in Spartan-3 Generation FPGAs》,深感FPGA配置的灵活与复杂性。在此把阅读此应用报告的心得分享一下,欢迎大家交流。

赛灵思FPGA设计高级技巧篇--华为内部资料

本文从FPGA器件结构角度出发以速度和面积为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解。

Spartan-6 FPGA可配置逻辑块用户手册

本用户手册描述了Spartan®-6 FPGA可配置逻辑块信息( configurable logic blocks (CLBs).),通常,逻辑综合软件在无需系统设计师介入的情况下分配CLB资源,这样做的好处是设计师不用理解CLB的细节信息,包括查找表(LUT)的容量大小,以及物理路径、正反器的数目和可用的低效率移位寄存器,本手册描述了以上详细信息以及CLB的其他功能。

FPGA开发全攻略连载之四:FPGA基本知识与发展趋势(part2)

由于基于LUT 的FPGA 具有很高的集成度,其器件密度从数万门到数千万门不等,可以完成极其复杂的时序与逻辑组合逻辑电路功能,所以适用于高速、高密度的高端数字逻辑电路设计领域。其组成部分主要有可编程输入/ 输出单元、基本可编程逻辑单元、内嵌SRAM、丰富的布线资源、底层嵌入功能单元、内嵌专用单元等,主要设计和生产厂家有赛灵思、Altera、Lattice、Actel、Atmel 和QuickLogic 等公司,其中最大的是美国赛灵思公司,占有可编程市场50% 以上的市场份额,比其他所有竞争对手市场份额的总和还多。

FAE讲堂之插值查找表:实现DSP 功能的简便方法

作者:Daniele Bagni,
赛灵思公司 DSP 专家兼现场应用工程师
Daniele.bagni@xilinx.com
作为赛灵思的现场工师,我常常问这样的问题:我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP 内核。有时候内核会太大,太小或者不够快。有时,我们会开发一款能确切满足客户需求的内核,并迅速以 CORE Generator 商标推出。不过即便在这种情况下,客户仍然想要一套特定的 DSP 功能,而且刻不容缓。在这些情况下,我常常建议他们使用我们器件中的插值查找表来定制他们的 DSP功能。