Vivado

Vivado 工具支持范围限定的约束特性,旨在将 XDC 文件与设计子集(如子模块 网表、团队设计流程中设计的不同部分、设计中的 IP 等)关联起来。通过本指南了解Vivado的约束范围设定方法。

视频:在 Vivado 中使用 Cadence IES 运行仿真

了解如何在 Vivado 中使用 Cadence Incisive Enterprise (IES) simulator 运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。

视频:在 F1 上调试定制逻辑设计的介绍

本视频将向您展示为定制逻辑设计添加调试内核的步骤。此外,它还包含一个演示,展示如何使用 Vivado 硬件管理器连接 F1 实例,如何调试在膝上型电脑/Linux 机器上运行的定制逻辑设计。

盘点Vivado设计套件版本的支持性第三方仿真器

本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。

这些也在随该软件一起发布的“Vivado 设计套件用户指南:版本说明、安装与许可”(UG973) 中列出。

请参阅“架构支持与需求”>“兼容的第三方工具”部分。

这些兼容版本向后兼容。Xilinx 建议用户运行最新版本的仿真器。

Vivado Design Suite 2017.2

  • Mentor Graphics ModelSim SE/DE/PE (10.5c)
  • Mentor Graphics Questa 高级仿真器 (10.5c)
  • Cadence Incisive 企业仿真器 (IES) (15.20.014)
  • Synopsys VCS 与 VCS MX (L-2016.06-SP1)
  • Aldec Active-HDL (10.4) Aldec Riviera-PRO (2016.10)
  • Vivado Design Suite 2017.1

  • Mentor Graphics ModelSim SE/DE/PE (10.5c)
  • 视频:通过 PCIe 进行调试

    了解在 Vivado 中通过 PCIe 进行远程调试的优势。该 QTV 主要介绍所有软硬件组件以及向 PCIe 设计添加 XVC 功能所需的步骤。

    Vivado ip gen

    作者:East FPGA那点事儿

    Vivado 每个IP产生都会有Global 和OOC两种综合选项,很多工程师对此理解不是很清楚,不知道究竟差异哪里,如何选择。

    图1.IP GUI 综合选项

    图1.IP GUI 综合选项

    Vivado 仿真流

    Vivado® Design Suite 可为单个业界一流集成设计环境 (IDE) 中所包含的第三方仿真器提供设计入口、时序分析、硬件调试以及仿真等一系列功能。对于所有所支持的仿真器而言,该流程都可满足集成型及企业验证需求。

    Vivado 可为全面集成型 Vivado 仿真器以及第三方 HDL 仿真器实现行为、后期综合与后期实现功能或时序仿真。设计周期早期阶段多花点时间在仿真上,有助于提早识别问题,相对于在流程后期阶段多用时间而言,可显著减少转换时间。

    为帮助在用户验证环境中实现高灵活性,Vivado 不仅提供对集成环境的支持,而且还提供各种脚本与外部验证设置联用。

    Vivado Design Suite 2017.1 的最新内容

    仿真流

  • 在启动仿真和导出仿真流中支持 SystemVerilog 软件包库
  • 使用全新前和后 TCL 脚本方法,用户可以更好地控制编译和仿真脚本
  • 仿真性能

    • 可谐调实现额外 IP 仿真性能的仿真模型
    • 加速 UltraScale PCIe® 仿真

    [工具与IP更新]:Vivado HLx 2017.2 下载

    Vivado Design Suite HLx Editions 2017.2 现已发布,新版本增加支持 XAZU2EG 和 XAZU3EG 等符合汽车标准的 Zynq UltraScale+ MPSoC 器件,以及XCZU7EG 和 XCZU7CG。该版本还可实现 Kintex UltraScale+ XCKU13P 和 Spartan-7 XC7S50 的生产支持。

    重要信息
    Vivado Web Installer

    使用 Vivado Web Installer 仅下载(单独安装)或下载&安装

    仅下载(单独安装): Web Installer 支持下载包含所有器件和工具选项的全图,而无需运行安装程序。使用此选项在网络驱动器上安装全图,或在安装过程中允许不同用户最大灵活性。

    网络安装程序会接受您的登录凭证,并允许您选择目录和 OS 以下载全图。

    下载并安装: Web Installer 还允许您仅下载您所需要的文件!使用此选项选择和安装您所需要的 Vivado 设计套件版本:

    ● Vivado HL WebPACK (免费许可证)
    ● Vivado HL Design 版本
    ● Vivado HL System 版本
    ● 文档导航 (单机)

    视频:Vivado工程变更命令 (ECO)

    欢迎了解如何在 Vivado 中执行工程变更命令 (ECO)。本视频不仅将为您介绍 ECO 的常见使用案例、我们为完成 ECO 而推荐的流程、它们的优势与局限性,而且还将展示一个有关功能设计的 ECO。打开一个检查点,就会在 2016.1 中提供一个新的 ECO 布局。ECO 浏览器包含完成 ECO 所需的所有工具,而一个 Scratchpad 则可追踪改变并保持设计的连接、布局及走线状态。

    FPGA开发要懂得使用硬件分析仪调试——ILA(1)

    作者:浅搁 来源:FPGA2嵌入式微信公众号(微信号:fpga234)

    0. ILA概述
    在FPGA开发中,当我们写完代码,进行仿真,确定设计没有问题后,下载到硬件上一般都能按照我们的设计意愿执行相应功能。但这也并非绝对的,有时候你会遇到一些突然情况,比如时序问题或者仿真时我没有考虑到某种情况,但实际中它确实存在的,这就会造成功能上的错误了。也有时候你的设计似乎你没法进行仿真或者做起来很费劲,比如设计一个SDRAM或者DDR控制器,让你相应写一个SDRAM或者DDR之类的模型进行仿真,这时候是不是就很为难了哈哈。

    所以在很多时候,一个FPGA工程师应该学会使用在线调试工具进行分析。我没法写一个DDR模型,我还不能采集它的时序进行修改,直到满足要求吗?这里给大家介绍Xilinx公司的开发软件Vivado上的在线调试工具——ILA。Vivado中对ILA的使用非常灵活,操作也很方便,这里先介绍做常用的调试方式,即使用ILA核。

    1. ILA核如何调用

    同步内容