编码器

角度传感器在与FPGA 正确配合下能够帮助工程师打造出无与伦比的机械。

作者:N. N. Murty
Scientist “F”
S. B. Gayen
Scientist “F”
Manish Nalamwar
Scientist “D”
nalamwar.manishkumar@rcilab.in
K. Jhansi Lakshmi,
技术官“C”
印度海德拉巴印度国防研究发展组织IMARAT研究中心雷达导引头实验室

自从人类发明了转轮,我们就希望了解如何通过改变精度提高转轮转动效率。在过去几个世纪,科学家和工程师已经研发了许多方法来实现此目标,期间轮- 轴系统的基本原理得到了广泛应用,从汽车、音量旋钮、各种机械形式的齿轮到简陋的手推车,几乎每种机械系统均采用了这一原理[1]。

经过多个时代的探索,人们发现让转轮高效运转的最重要因素并非转轮本身(为何不彻底改造它呢?),而是转轮的轴角。目前测量和优化轴角的最有效方法是采用角度传感器。现有许多种角度传感器都能够通过轮轴监控和改进促进轮周效率优化;但如果配合使用FPGA,您就能够取得非常显著的效果,同时能够提高众多应用中的轮轴/ 轮周效率。

在详细介绍工程师们如何最佳利用赛灵思FPGA 达到上述目的之前,先让我们简单回顾一下角度传感器的部分基本原理。目前得到广泛应用就是编码器和分解器这两类角度传感器。

AVS全 I 帧视频编码器的FPGA实时实现

摘要: AVS 视频编码标准是我国自主知识产权的信源编码标准。完成了AVS 视频编码器在FPGA 平台上的设计与实现。考虑硬件平台的结构特点,采用可重用设计和流水线设计对编码器进行优化,保证了流水线的高效运行以及硬件资源的最优利用。通过ISE 软件仿真和Xilinx 公司Vritex-4 pro平台验证,最高工作频率可达110 MHz,满足CIF 分辨率下I 帧在FPGA 硬件平台的实时编码要求。

基于FPGA 的LDPC 码编译码器联合设计

摘 要:该文通过对低密度校验(LDPC)码的编译码过程进行分析,提出了一种基于FPGA 的LDPC 码编译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM 存储块,有效减少了硬件资源的消耗量。该方法适合于采用校验矩阵进行编码和译码的情况,不仅适用于全并行的编译码器结构,同时也适用于目前广泛采用的部分并行结构,且能够使用和积、最小和等多种译码算法。采用该方法对两组不同的LDPC 码进行部分并行结构的编译码器联合设计,在Xilinx XC4VLX80 FPGA 上的实现结果表明,设计得到的编码器和译码器可并行工作,且仅占用略多于单个译码器的硬件资源,提出的设计方法能够在不降低吞吐量的同时有效减少系统对硬件资源的需求。

基于FPGA 的伺服驱动器分周比设计与实现

电动机是各类数控机床的重要执行部件。要实现对电动机的精确位置控制,转子的位置必须能够被精确的检测出来。光电编码器是目前最常用的检测器 件。光电编码器分为增量式、绝对式和混合式。其中,增量式以其构造简单,机械寿命长,易实现高分辨率等优点,已被广泛采用。增量式光电编码器输出有 A,B,Z三相信号,其中A相和B相相位相差90°,Z相是编码器的“零位”,每转只输出一个脉冲。在应用中,经常需要对A相、B相正交脉冲按照一定的比 例,即分周比进行分频。分频的难点是,无论设定分周比是整数还是分数,分频后输出的A'相,B'相脉冲仍然要保持正交或近似正交。为此提出一种基于 FPGA的整数分周比实现方法。该方法逻辑结构简单,配置灵活,易于扩展,具有很高的实用价值。

H.264中二进制化编码器的FPGA实现

随着数字电视及视频会议的发展以及应用,H.264由于其更高的压缩比、更好的图像质量和良好的网络适应性而备受关注。基于上下文的自适应二进制算术编码(CABAC)则作为H.264编码器系统的最后一环,对整个编码性能影响较大。CABAC充分考虑视频流的相关性.能适应信号统计特性的变化,容易达到渐进性能,编码速度较高,但复杂度大,这造成单纯用软件编码难以达到很高的性能,特别是对于高清晰度视频(HDTV)不能实现实时编码,这就需要硬件加速或设计专门的硬件编码电路。

IEEE 802.16 CTC编码器与解码器仿真

在该应用指南中,Michael Francis和Raied Mazahreh说明了如何使用Mentor Graphics的ModelSim仿真器或基于赛灵思系统发生器软件的硬件,在环仿真技术共同对LogiCORETM IP IEEE 802.16e CTC编码器和IEEE 802.16e CTC解码器进行仿真。利用ModelSim进行仿真可使用户更好地了解IP的运行情况和设计的各种控制信号,而硬件在环仿真便于用户测量误码率(BER)性能。

同步内容