可编程逻辑

可编程逻辑实现数据中心互连

作者:Faisal Dada , Adam Taylor

 随着实施基于云的服务和机器到机器通信所产生的数据呈指数级增长,数据中心面临重重挑战。

  这种增长毫无减缓态势,有业界专家预测内部数据中心机器对机器流量将会超出所有其他类型流量多个数量级。这种显著增长给数据中心带来三个主要挑战:

  • 数据速度 - 接收与处理数据所需的时间增强了数据的接收和处理能力,实现高速传输。这使数据中心可支持近乎实时的性能。
  • 数据种类 - 从图像与视频这样的结构化数据到传感器与日志数据这样的非结构化数据,可将不同格式的数据传输进来。
  • 数据量 - 所有用户提供的数据量。
  •   对于众多应用来说,应对这些挑战需要数据中心之间的直接通信。例如,提供索引、分析、数据同步、备份与恢复服务。为支持数据中心间的通信,需要使用非常大的数据管道,同时,用于在这些管道间传输数据的网络通常称为数据中心互连 (DCI)。

      DCI 发挥着举足轻重的作用,有助于数据中心部署规模扩展,支持更多数数据中心以在给定地理区域内铺开服务。当然,随着数据中心数量的增加,它们之间的互连程度也会随之增强。

    如何使用可编程逻辑为按钮输入消抖

    可编程逻辑具有传统分立 IC 无法提供的灵活性。 借助现成的开发工具,可轻松使用现场可编程门阵列和复杂可编程逻辑器件创建应用特定型功能。 按钮开关输入消抖便是此类功能的一个例子。

    下图 1 说明了一个有效的消抖逻辑电路。 此电路持续将按钮的逻辑电平记录到 FF1 然后记录到 FF2,使得 FF1 和 FF2 始终存储此按钮的最后两个逻辑电平。 当这两个值在指定的时间内保持相等时,启用 FF3,并通过它将稳定值记录到结果输出。

    图 1: 逻辑电路消抖

    图 1: 逻辑电路消抖

    在《Xcell 软件刊》第二期中,您将了解到 SDSoC 和 SDNet 环境如何实现更高水平的创新。希望您能喜欢本期文章,并从中受到启发,开始采用全新的开发环境。

    使用 C/C++ 将图像处理任务转交给可编程逻辑

    SDSoC 让编程人员能够构建完整的硬件— 软件系统,且不牺牲性能。

    作者:Olivier Tremois 赛灵思公司DSP 现场应用工程师 olivier.tremois@xilinx.com

    当今的医疗、工业及越来越多其他应用领域的“标准”图像处理系统变得越来越先进。很多情况下,图像处理复杂性已经超出了带 GPU 加速功能的 PC的处理能力范围。设计团队在提高图像处理质量标准,增加产品特性的同时,他们还必须满足客户对最终产品的更小型化、移动性、电池供电等要求。众多现有平台都在努力满足如此复杂的要求。

    基于ZedBoard的SPI和以太网传输设计

    作者:胡典荣,郭春生 杭州电子科技大学通信工程学院

    摘要:该文介绍了ZedBoard平台下可编程逻辑端SPI接口和ARM处理器端以太网远端传输的设计。结合实例阐述了可编程逻辑端SPI接口设计和Linux下IP驱动生成,以及采用UDP/IP协议实现以太网传输的技术。实验结果证明了该系统能够精确地完成实时数据传输。

    MYD-C7Z010/20可编程逻辑开发手册

    Vivado 是 Xilinx 公司针对旗下 SoC 全系列产品线推出的一款新一代高度集成的开发套件,包含了逻辑设计、IP 集成、嵌入式系统、仿真、DSP 设计等功能。本手册将从软件开发工具的配置,开发板固件的生成、以及自定义工程的创建等几个方面介绍Xilinx Zynq-7000 All Programmable SoC 的开发流程。

    点击下载《MYD-C7Z010/20可编程逻辑开发手册》

    Z-turn Board 可编程逻辑开发手册

    Vivado 是 Xilinx 公司针对旗下 SoC 全系列产品线推出的一款新一代高度集成的开发套件,包含了逻辑设计、IP 集成、嵌入式系统、仿真、DSP 设计等功能。本手册将从软件开发工具的配置,开发板固件的生成、以及自定义工程的创建等几个方面介绍Xilinx Zynq-7000All Programmable SoC 的开发流程。

    点击下载《Z-turn Board 可编程逻辑开发手册》

    可编程逻辑器件学习感悟

    在学习FPGA的途中真的遇到了很多的问题,现在就把那些经典的问题以及自己的一些理解写下来供大家参考学习,当然你也可以发表自己的观点!

    FPGA定义的理解

    FPGA(Field-Programmable Gate Array)可编程逻辑门阵列。首先从定义本身进行分析吧,建立一个直观的印象。“可编程”,简单的理解,体现在我们使用的硬件描述语言VHDL\Verilog这一点,我们采用语言进行电路的描述,那么必须要清楚一点,语言就是电路,对电路的设计表现为语言的理解之上,这里想应用我们老师曾说过的一句话—“胸有成竹”,坦白地讲,这句话对我的影响很深很深,至少在数字IC这个方向,而我迄今为止一直在做的就是为了不断的理解这句话!

    作者:Steve Leibson, 赛灵思战略营销与业务规划总监

    今年,Xilinx已经成立30周年了,在过去的30年里,可编程逻辑行业得到了显著的发展,这也意味着过去的许多技术都成为了历史,让我们揭开时间的面纱,从消遣的角度去回顾一下这些尘封往事。

    Schematic Entry(原理图输入)-曾几何时,原理图就是工程师们的一切,一张羊皮图纸,一支自动铅笔,一把直尺,一个绿色逻辑模版,一块橡皮擦,一块金属擦除模板,直到上世纪80年代,计算机的出现,使原理图的制作技术得到了一个大的飞跃。到上世纪80年代中期,在原理图技术正在发生转变的时候,FPGA登上了历史舞台。随着FPGA的容量越来越大,原理图变得越来越复杂和笨拙,这就好像几年前ASIC设计所经历的事情一样。到了上世纪90年代,日渐增长的复杂度迫使工程师们学习Verilog和VHDL语言来使用大容量的器件,现在,这项流行的技术已经基本取代了原理图输入。但是,在Xilinx Vivado设计套件的IP集成工具中,我们可以看到原理图输入的新的形式,在这里,IP模块以一种图形化的视图形式出现,而不用再去考虑IP内部的复杂度,图形化设计又重新在设计中占有了一席之地。

    作者:Steve Leibson, 赛灵思战略营销与业务规划总监

    赛灵思All Programmable 器件低端产品组合中包括三大器件系列,因为大量DSP硬件处理模块都集成进了这三大系列的可编程逻辑架构中,它们都给DSP设计师提供了有趣的选择。这些DSP处理模块---赛灵思官方称谓是slices,都已经集成进乘法器和累加器中,并且已经针对最常用(以及不常用)的DSP进行了优化。

    下表显示了在每个赛灵思低端产品系列(Zynq、Artix-7和Spartan-6)中,可以使用的DSP Slices最大数量,以及你可以从这些器件获得GMAC/s(每秒亿次乘法累积操作)峰值。为便于比较,表中还显示了你可以从TI的C66xx多核DSP系列得到的每秒GMAC峰值。

    表中还显示了你可以从TI的C66xx多核DSP系列得到的每秒GMAC峰值

    同步内容