ADC

ADC详解

ADC
ADC是模数转换器转换器 的供应商的英文简称,是一种能将模拟信号转变为数字信号的电子元件。通常是将信号采样并保持以后,再进行量化和编码,这两个过程是在转化的同时实现的。

ADC的转换步骤
  模数转换一般要经过采样、保持和量化、编码这几个步骤。在实际电路中,有些过程是合并进行的,如采样和保持,量化和编码在转换过程中是同时实现的。

  采样定理:当采样频率大于模拟信号中最高频率成分的两倍时,采样值才能不失真的反映原来模拟信号。

ADC的主要参数
  1. 转换精度
  集成ADC用分辨率和转换误差来描述转换精度。

  2. 分辨率
  通常以输出二进制或十进制数字的位数表示分辨率的高低,因为位数越多,量化单位越小,对输入信号的分辨能力就越高。
  例如:输入模拟电压的变化范围为0~5 V,输出8位二进制数可以分辨的最小模拟电压为5 V×2-8=20 mV;而输出12位二进制数可以分辨的最小模拟电压为5 V×2-12≈1.22 mV。

  3. 转换误差

高速ADC为什么有如此多电源域?

作者:Umesh Jayamohan,ADI高速转换器部门应用工程师

在采样速率和可用带宽方面,当今的射频模数转换器(RF ADC)已有长足的发展。其中还纳入了大量数字处理功能,电源方面的复杂性也有提高。那么,当今的RF ADC为什么有如此多不同的电源轨和电源域?

为了解电源域和电源的增长情况,我们需要追溯ADC的历史脉络。早在ADC不过尔尔的时候,采样速度很慢,大约在数十MHz内,而数字内容很少,几乎不存在。电路的数字部分主要涉及如何将数据传输到数字接收逻辑——专用集成电路(ASIC)或现场可编程门阵列(FPGA)。用于制造这些电路的工艺节点几何尺寸较大,约在180 nm或更大。使用单电压轨(1.8 V )和两个不同的域(AVDD和DVDD,分别用于模拟域和数字域),便可获得足够好的性能。

随着硅处理技术的改进,晶体管的几何尺寸不断减小,意味着每mm2面积上可以容纳更多的晶体管(即特征)。但是,人们仍然希望ADC实现与其前一代器件相同(或更好)的性能。现在,ADC的设计采取了多层面方法,其中:

  • 采样速度和模拟带宽必须得到改善
  • 性能必须与前一代相同或更好
  • 纳入更多片内数字处理功能来辅助数字接收逻辑
  • 通过SPI配置高速ADC接口

    接着上一篇LVDS接口ADC,这篇讲它的SPI配置。SPI的时序图如下,一个三个信号,CSB片选低有效,SCLK时钟,SDIO数据。时钟下降沿发送数据,上升沿采样。然后就是跟厂商密切相关的定义了,这个每个厂商的芯片协议字都不一样,其实就是具体的比特代表的含义。

    首位比特:1代表读,0代表写;接下来两位W1:W0,代表后面传输的数据的字节数(这儿有个坑,一会儿说);然后是13位的寄存器地址;然后是发送或接收的数据。

    其中W1:W0刚开始寄存器的设置理解有点问题,没有好好看AN-877技术手册,自己想当然的猜测后面一个字节的数据就应该是01,结果00,01,10,11分别对应1,2,3,4个字节。然后由于设置的数据是两个字节,每次传输完一个寄存器的配置它还在等,下一个就会把它冲掉,整个配置就完全错乱了,too young!

    作者:David Brandon 和 Rob Reeder

    摘要
    在大多数实验室环境中,信号发生器、频谱分析仪等设备是单端仪器,用于测量高速差分放大器驱动器和转换器的失真。因此,测量放大器驱动器的偶数阶失真(例如二次谐波失真HD2,甚至阶偶数阶交调失真或IMD2)需要额外的器件,如巴伦和衰减器等,作为整体测试设置的一部分,以将单端测试仪器连接到放大器驱动器的差分输入和输出。本文通过不匹配信号的数学知识揭示了相位不平衡的重要性,并说明了相位不平衡如何导致偶数阶产物的增加(即变得更糟糕!)。本文还将展示了几种不同高性能巴伦和衰减器的权衡如何影响被测放大器的性能指标(即HD2和IMD2)。

    数学背景 = 耶!
    测试具有差分输入的高速器件(如模数转换器、放大器、混频器、巴伦等)时,幅度和相位不平衡是需要理解的重要特性。

    当模拟信号链设计使用500 MHz及以上的频率时,必须非常小心,因为所有器件(无论有源还是无源)在频率范围内都有某种固有不平衡。500 MHz并不是一个奇妙的频率点,只是基于经验,这是大多数器件开始偏离相位平衡的地方。根据器件不同,此频率可能比这低得多或高得多。

    我们来仔细看看下面的简单数学模型:

    如何给应用配个合适的 ADC

    作者:Art Pini

    我们处在一个由数字计算机控制的模拟世界里。因此,物联网 (IoT) 设备的设计人员需要将模拟值高效地转换为采样数字表示。答案看似简单,使用一个前置的模数转换器 (ADC) 便能解决问题,然后 ADC 并非千篇一律。因此,设计人员需要了解各种拓扑,以及它们与应用的对应关系。

    例如,ADC 可能设计用来优化采样率、功耗和精度等不同特征。本文将会讨论一些常见 ADC 架构的设计要求,然后介绍采用这些架构的应用,并展示其实现方法。

    ADC 的作用
    ADC 是一种常用的电子集成电路或模块化器件,用于将模拟信号(通常为电压)转换为一系列经采样的离散数字表示(即数字)。ADC 执行三种不同操作:采样、量化和编码。它们构成了电压计、示波器和频谱分析仪等许多常见数字仪器的核心。它们还应用于数字电路的前端,用于处理麦克风、加速计、光学传感器和其他需要将输出转换为数字域的变送器所提供的模拟信号,从而让微处理器能够处理这些数据。

    目前人们已开发出多种 ADC 架构或拓扑来对模拟信号进行采样和数字化。每种形式的 ADC 都有自己的特性、优势和不足之处。针对具体应用选择特定类型的 ADC,往往取决于速度、分辨率、精度、功耗和物理尺寸等测量要求。

    DC–DC转换器为 GSPS ADC 提供高效输电网络

    作者: ADI公司应用工程师,Umesh Jayamohan

    ADC 在任何依赖外部(模拟)世界收集信息进行(数字)处理的系统中都是不可或缺的组成部分。从通信接收机和电子测试测量到军事和航空航天,这些系统在不同的应用中各有不同。硅片处理技术的发展(65 nm CMOS、28 nm CMOS等)使高速 ADC 得以跨越 GSPS(每秒千兆采样)门槛,同时提供12位或14位性能。对于系统设计人员来说,这意味着能用于数字处理的采样带宽更宽。出于环境和成本方面的考虑,系统设计人员不断尝试降低总功耗。一般而言,ADC 制造商建议采用低噪声 LDO(低压差)稳压器为 GSPS(或 RF 采样)ADC 供电,以便达到最高性能。然而,这种方式的输电网络 (PDN) 效率不高。设计人员对于使用开关稳压器直接为GSPS ADC 供电且不会大幅降低 ADC 性能的方法呼声渐高。

    解决方案是谨慎地进行 PDN 部署和布局布线,确保 ADC 性能不受影响。本文讨论了线性和开关电源的不同之处,并表明 GSPS ADC 与 DC-DC 转换器搭配使用可大幅改善系统能效,且不会影响 ADC 性能。本文通过输电网络组合探讨 GSPS ADC 性能,并对成本和性能进行了对比分析。

    说变就变!让您的ADC通道数翻倍

    作者:Umesh Jayamohan,ADI高速转换器部门应用工程师

    问题:
    我购买了一个双通道ADC,并配置成数字下变频器。但现在有人说其实我有四个转换器!!!难道是我买数据转换器时没留神参加了“买一赠一”活动?

    答案:
    自从第一枚单片式硅基模数转换器(ADC)诞生以来,ADC技术一直紧跟硅加工技术快速发展的步伐。这些年来,硅加工技术已发展到非常高的程度,现在已经能采用经济的方式设计具有很多强大数字处理功能的ADC。早先的ADC设计使用的数字电路非常少,主要用于纠错和数字驱动器。新一代GSPS(每秒千兆样本)转换器(也称为RF采样ADC)利用成熟的65 nm CMOS技术实现,可以集成许多数字处理功能来增强ADC的性能。

    当采样速率(在GSPS范围内)较高时,庞大的数据负载(每秒比特数)也随之而来。就以AD9680为例,这是一款14位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B双通道模数转换器。在达到最高采样速率1.25 GSPS时,ADC数据流为

    模拟提示—— ADC 的抽取

    作者:Ian Beavers,ADI高速模数转换器应用工程师

    宽带GSPS模数转换器(ADC)使高速采集系统具备很多性能优势。这些ADC提供宽频谱的可见性。然而,虽然有些应用需要宽带前端,但也有一些应用要求能够滤波并调谐到更窄的频谱。

    当需要窄带时,ADC采样、处理并消耗功率传输宽带频谱的效率很低。没有必要在后期处理中使用大量FPGA收发器来抽取和过滤宽带数据。高性能GSPS ADC让数字下变频(DDC)进驻到ADC内部。减少JESD204B ADC输出通道数可以最大限度地降低数据速率和系统布局的复杂度。

    抽取是一种仅观察ADC采样样本的周期性部分,而忽略其余部分的方法。抽取的结果是降低ADC的采样速率。例如,1/4抽取模式意味着(总样本数)/4,有效地抛弃所有其他样本。

    ADC还必须包含数控振荡器(NCO)和一个滤波和混频元件(用作抽取功能的配对器件)。数字滤波有效地消除了由抽取率设定的狭义带宽的带外噪声。作为本振的NCO的数字调谐字提供采样速率的小数分频,通过分辨率位数提供精确定位。调谐字具有范围和分辨率,可以将滤波器按频谱放置在需要的地方。

    滤波器的通带应与抽取后的转换器的有效频谱宽度相匹配。使用DDC的显著优势是能够定位基本信号的谐波,使其落在目标频段以外。

    如何将ADC代码转换为电压(第2篇)

    本系列的第1篇文章中,我解释了如何通过使用公式1将ADC的输出代码乘以最低有效位(LSB)大小来计算模数转换器(ADC)的输入电压:

    为计算ADC的LSB大小,我们使用公式2:

    现在,您已经知道如何从输出代码中计算输入电压,我们来看几个常见的应用示例,它们使用Δ-ΣADC来显示如何从测量电压计算相关的物理参数。通过每个示例,我提供了相关TI Designs参考设计的链接,您可以在其中获得额外的设计帮助。

    电流分流测量

    ADC测量电压;因此,您必须先将电流转换成电压。最简单的方法是强制电流通过具有已知值的电阻,如图1所示。

    ADC时钟输入,需要考虑啥?你清楚吗

    当ADC时钟输入时,都需要考虑哪些因素呢?如何做才能使ADC充分发挥芯片的性能呢?让ADI公司数字视频处理部高级工程师Ian Beavers告诉你吧!

    为了充分发挥芯片的性能,应利用一个差分信号驱动ADC的采样时钟输入端(CLK+和CLK−)。 通常,应使用变压器或电容将该信号交流耦合到CLK+引脚和CLK−引脚内。这两个引脚有内部偏置,无需其它偏置。

    高速、高分辨率ADC对时钟输入信号的质量非常敏感。为使高速ADC实现出色的信噪比(SNR),必须根据所需的输入频率认真考虑均方根(rms)时钟抖动。 rms时钟抖动可能会限制SNR,哪怕性能最佳的ADC也不例外,输入频率较高时情况会更加严重。 在给定的输入频率(fA)下,仅由孔径抖动(tJ)造成的SNR下降计算公式如下:

    SNR = 20 × log10 (2 × π × fA × tJ)

    公式中,均方根孔径抖动表示所有抖动源(包括时钟输入信号、模拟输入信号和ADC孔径抖动)的均方根。 中频欠采样应用对抖动尤其敏感,如下图所示。 均方根时钟抖动相同时,若ADC的模拟输入频率提高到三倍,SNR会降低10dB。

    同步内容