ADC

DC–DC转换器为 GSPS ADC 提供高效输电网络

作者: ADI公司应用工程师,Umesh Jayamohan

ADC 在任何依赖外部(模拟)世界收集信息进行(数字)处理的系统中都是不可或缺的组成部分。从通信接收机和电子测试测量到军事和航空航天,这些系统在不同的应用中各有不同。硅片处理技术的发展(65 nm CMOS、28 nm CMOS等)使高速 ADC 得以跨越 GSPS(每秒千兆采样)门槛,同时提供12位或14位性能。对于系统设计人员来说,这意味着能用于数字处理的采样带宽更宽。出于环境和成本方面的考虑,系统设计人员不断尝试降低总功耗。一般而言,ADC 制造商建议采用低噪声 LDO(低压差)稳压器为 GSPS(或 RF 采样)ADC 供电,以便达到最高性能。然而,这种方式的输电网络 (PDN) 效率不高。设计人员对于使用开关稳压器直接为GSPS ADC 供电且不会大幅降低 ADC 性能的方法呼声渐高。

解决方案是谨慎地进行 PDN 部署和布局布线,确保 ADC 性能不受影响。本文讨论了线性和开关电源的不同之处,并表明 GSPS ADC 与 DC-DC 转换器搭配使用可大幅改善系统能效,且不会影响 ADC 性能。本文通过输电网络组合探讨 GSPS ADC 性能,并对成本和性能进行了对比分析。

说变就变!让您的ADC通道数翻倍

作者:Umesh Jayamohan,ADI高速转换器部门应用工程师

问题:
我购买了一个双通道ADC,并配置成数字下变频器。但现在有人说其实我有四个转换器!!!难道是我买数据转换器时没留神参加了“买一赠一”活动?

答案:
自从第一枚单片式硅基模数转换器(ADC)诞生以来,ADC技术一直紧跟硅加工技术快速发展的步伐。这些年来,硅加工技术已发展到非常高的程度,现在已经能采用经济的方式设计具有很多强大数字处理功能的ADC。早先的ADC设计使用的数字电路非常少,主要用于纠错和数字驱动器。新一代GSPS(每秒千兆样本)转换器(也称为RF采样ADC)利用成熟的65 nm CMOS技术实现,可以集成许多数字处理功能来增强ADC的性能。

当采样速率(在GSPS范围内)较高时,庞大的数据负载(每秒比特数)也随之而来。就以AD9680为例,这是一款14位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B双通道模数转换器。在达到最高采样速率1.25 GSPS时,ADC数据流为

模拟提示—— ADC 的抽取

作者:Ian Beavers,ADI高速模数转换器应用工程师

宽带GSPS模数转换器(ADC)使高速采集系统具备很多性能优势。这些ADC提供宽频谱的可见性。然而,虽然有些应用需要宽带前端,但也有一些应用要求能够滤波并调谐到更窄的频谱。

当需要窄带时,ADC采样、处理并消耗功率传输宽带频谱的效率很低。没有必要在后期处理中使用大量FPGA收发器来抽取和过滤宽带数据。高性能GSPS ADC让数字下变频(DDC)进驻到ADC内部。减少JESD204B ADC输出通道数可以最大限度地降低数据速率和系统布局的复杂度。

抽取是一种仅观察ADC采样样本的周期性部分,而忽略其余部分的方法。抽取的结果是降低ADC的采样速率。例如,1/4抽取模式意味着(总样本数)/4,有效地抛弃所有其他样本。

ADC还必须包含数控振荡器(NCO)和一个滤波和混频元件(用作抽取功能的配对器件)。数字滤波有效地消除了由抽取率设定的狭义带宽的带外噪声。作为本振的NCO的数字调谐字提供采样速率的小数分频,通过分辨率位数提供精确定位。调谐字具有范围和分辨率,可以将滤波器按频谱放置在需要的地方。

滤波器的通带应与抽取后的转换器的有效频谱宽度相匹配。使用DDC的显著优势是能够定位基本信号的谐波,使其落在目标频段以外。

如何将ADC代码转换为电压(第2篇)

本系列的第1篇文章中,我解释了如何通过使用公式1将ADC的输出代码乘以最低有效位(LSB)大小来计算模数转换器(ADC)的输入电压:

为计算ADC的LSB大小,我们使用公式2:

现在,您已经知道如何从输出代码中计算输入电压,我们来看几个常见的应用示例,它们使用Δ-ΣADC来显示如何从测量电压计算相关的物理参数。通过每个示例,我提供了相关TI Designs参考设计的链接,您可以在其中获得额外的设计帮助。

电流分流测量

ADC测量电压;因此,您必须先将电流转换成电压。最简单的方法是强制电流通过具有已知值的电阻,如图1所示。

ADC时钟输入,需要考虑啥?你清楚吗

当ADC时钟输入时,都需要考虑哪些因素呢?如何做才能使ADC充分发挥芯片的性能呢?让ADI公司数字视频处理部高级工程师Ian Beavers告诉你吧!

为了充分发挥芯片的性能,应利用一个差分信号驱动ADC的采样时钟输入端(CLK+和CLK−)。 通常,应使用变压器或电容将该信号交流耦合到CLK+引脚和CLK−引脚内。这两个引脚有内部偏置,无需其它偏置。

高速、高分辨率ADC对时钟输入信号的质量非常敏感。为使高速ADC实现出色的信噪比(SNR),必须根据所需的输入频率认真考虑均方根(rms)时钟抖动。 rms时钟抖动可能会限制SNR,哪怕性能最佳的ADC也不例外,输入频率较高时情况会更加严重。 在给定的输入频率(fA)下,仅由孔径抖动(tJ)造成的SNR下降计算公式如下:

SNR = 20 × log10 (2 × π × fA × tJ)

公式中,均方根孔径抖动表示所有抖动源(包括时钟输入信号、模拟输入信号和ADC孔径抖动)的均方根。 中频欠采样应用对抖动尤其敏感,如下图所示。 均方根时钟抖动相同时,若ADC的模拟输入频率提高到三倍,SNR会降低10dB。

ADC 分辨率和精度的区别

分辨率和精度这两个,经常拿在一起说,才接触的时候经常混为一谈。对于ADC来说,这两样也是非常重要的参数,往往也决定了芯片价格,显然,我们都清楚同一个系列,16位AD一般比12位AD价格贵,但是同样是12位AD,不同厂商间又以什么参数区分性能呢?性能往往决定价格,那么什么参数对价格影响较大呢?不好意思,我其实还是有些迷惑的,但是看了下篇文章,至少知道“精度”是有很大影响力的。该篇文章主要解释ADC分辨率和精度的区别,非常详细且易懂,值得一看,全文如下:

最近做了一块板子,当然考虑到元器件的选型了,由于指标中要求精度比较高,所以对于AD的选型很慎重。

很多人对于精度和分辨率的概念不清楚,这里我做一下总结,希望大家不要混淆。

我们搞电子开发的,经常跟“精度”与“分辨率”打交道,这个问题不是三言两语能搞得清楚的,在这里只作抛砖引玉了。

高速ADC模拟输入架构类型详解

采用高速模数转换器(ADC)的系统设计非常困难,对于输入有两类ADC架构可供选择:缓冲型和无缓冲型。

缓冲和无缓冲架构的特征
缓冲架构的基本特征

  • 高线性度缓冲器,但需要更高的功率;
  • 更易设计输入网络与高阻抗缓冲器接口,因为它提供固定的输入端接电阻;
  • 缓冲器提供采样电容与输入网络之间的隔离,电荷注入瞬变更小。
  • 无缓冲架构的基本特征

  • 输入阻抗由开关电容设计设置;
  • 功耗较低;
  • 输入阻抗随时间变化(采样时钟-采样保持器);
  • 来自采样电容的电荷注入反射回输入网络。
  • 无缓冲ADC
    开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC,因为前者的外部前端设计直接连到ADC的内部采样保持(SHA)网络。

    图1. 开关电容ADC

    高速ADC输入接口设计的6个条件

    采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件,你知道是那些吗?

    输入阻抗
    输入阻抗是设计的特征阻抗。ADC的内部输入阻抗取决于ADC架构的类型,ADC供应商会在数据手册或产品页面上提供这一数据。电压驻波比(VWSR)与输入阻抗密切相关,衡量目标带宽内反射到负载中的功率量。该参数设置实现ADC满量程输入所需的输入驱动电平,因此很重要。当源阻抗与负载阻抗相等时,发生最大功率传输。

    图1. 网络分析仪上的输入Z/VWSR

    图1. 网络分析仪上的输入Z/VWSR

    LVDS高速ADC接口, Xilinx FPGA实现

    LVDS

    即Low-Voltage Differential Signaling。FPGA的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES,IDDR,IDELAY,OSERDES,ODDR这种资源在FPGA的IOB中多得是(每个IO都对应有,最后具体介绍),根本不担心使用。最近刚在项目中用到,提供一个思路,具体的器件使用参考FPGA手册。

    使用的AD芯片是ADI的AD9653,125M16bit高精度高速ADC,用到的采样速率是80M。其SPI配置会单独开一篇来讲,SPI配置里面有个大坑,本来以为调好了的,后来又发现了问题,调了三天才定位到问题在哪,这就是硬件的魅力(坑爹)所在了吧。这里主要介绍FPGA的接收部分。

    接收ADC数据的时序图,

    有几点需要注意:

    2017数据转换器市场报告

    据麦姆斯咨询报道,全球数据转换器市场规模预计将从2017年的35.2亿美元增长至2023年的50.8亿美元,2017~2023年间的复合年增长率(CAGR)为6.3%。终端用户对测试和测量解决方案需求的日益增长、科学和医学应用中对高分辨率图像需求的不断增长、先进技术数据采集系统的应用增长,以及数据转换器生态系统通过如产品发布和开发、兼并和收购、合作伙伴、合同、协议和合作等有机和无机增长策略的发展,推动了全球数据转换器市场的增长。本报告以2016年为基准年,对2017~2023年间的数据转换器市场进行预测。

    按类型细分,在数据转换器的所有类型中,模数转换器(ADC)市场预计将在2017~2023年间以最高的复合年增长率增长。对高分辨率图像的需求增长,促进了模数转换器的应用,模数转换器能够在为一组数据提供额外、通常也是关键的细节的同时,提供精准且灵活的模数转换;对模数转换器的需求将继续提升市场中的竞争,这可能会相应带来数据转换器的进一步创新。

    按采样率细分,高速数据转换器市场预计将在2017~2023年间快速增长。无线通信网络的发展推动了对高速数据转换器的需求。例如,5G无线通信技术正在迅速发展,并且预计至2020年将开始在全球铺开。对于先进的高性能通信应用,网络基础设施制造商需要开发高速无滞后解决方案,从而增加了对高速数据转换器的需求。

    同步内容