ADC

如何将ADC代码转换为电压(第2篇)

本系列的第1篇文章中,我解释了如何通过使用公式1将ADC的输出代码乘以最低有效位(LSB)大小来计算模数转换器(ADC)的输入电压:

为计算ADC的LSB大小,我们使用公式2:

现在,您已经知道如何从输出代码中计算输入电压,我们来看几个常见的应用示例,它们使用Δ-ΣADC来显示如何从测量电压计算相关的物理参数。通过每个示例,我提供了相关TI Designs参考设计的链接,您可以在其中获得额外的设计帮助。

电流分流测量

ADC测量电压;因此,您必须先将电流转换成电压。最简单的方法是强制电流通过具有已知值的电阻,如图1所示。

ADC时钟输入,需要考虑啥?你清楚吗

当ADC时钟输入时,都需要考虑哪些因素呢?如何做才能使ADC充分发挥芯片的性能呢?让ADI公司数字视频处理部高级工程师Ian Beavers告诉你吧!

为了充分发挥芯片的性能,应利用一个差分信号驱动ADC的采样时钟输入端(CLK+和CLK−)。 通常,应使用变压器或电容将该信号交流耦合到CLK+引脚和CLK−引脚内。这两个引脚有内部偏置,无需其它偏置。

高速、高分辨率ADC对时钟输入信号的质量非常敏感。为使高速ADC实现出色的信噪比(SNR),必须根据所需的输入频率认真考虑均方根(rms)时钟抖动。 rms时钟抖动可能会限制SNR,哪怕性能最佳的ADC也不例外,输入频率较高时情况会更加严重。 在给定的输入频率(fA)下,仅由孔径抖动(tJ)造成的SNR下降计算公式如下:

SNR = 20 × log10 (2 × π × fA × tJ)

公式中,均方根孔径抖动表示所有抖动源(包括时钟输入信号、模拟输入信号和ADC孔径抖动)的均方根。 中频欠采样应用对抖动尤其敏感,如下图所示。 均方根时钟抖动相同时,若ADC的模拟输入频率提高到三倍,SNR会降低10dB。

ADC 分辨率和精度的区别

分辨率和精度这两个,经常拿在一起说,才接触的时候经常混为一谈。对于ADC来说,这两样也是非常重要的参数,往往也决定了芯片价格,显然,我们都清楚同一个系列,16位AD一般比12位AD价格贵,但是同样是12位AD,不同厂商间又以什么参数区分性能呢?性能往往决定价格,那么什么参数对价格影响较大呢?不好意思,我其实还是有些迷惑的,但是看了下篇文章,至少知道“精度”是有很大影响力的。该篇文章主要解释ADC分辨率和精度的区别,非常详细且易懂,值得一看,全文如下:

最近做了一块板子,当然考虑到元器件的选型了,由于指标中要求精度比较高,所以对于AD的选型很慎重。

很多人对于精度和分辨率的概念不清楚,这里我做一下总结,希望大家不要混淆。

我们搞电子开发的,经常跟“精度”与“分辨率”打交道,这个问题不是三言两语能搞得清楚的,在这里只作抛砖引玉了。

高速ADC模拟输入架构类型详解

采用高速模数转换器(ADC)的系统设计非常困难,对于输入有两类ADC架构可供选择:缓冲型和无缓冲型。

缓冲和无缓冲架构的特征
缓冲架构的基本特征

  • 高线性度缓冲器,但需要更高的功率;
  • 更易设计输入网络与高阻抗缓冲器接口,因为它提供固定的输入端接电阻;
  • 缓冲器提供采样电容与输入网络之间的隔离,电荷注入瞬变更小。
  • 无缓冲架构的基本特征

  • 输入阻抗由开关电容设计设置;
  • 功耗较低;
  • 输入阻抗随时间变化(采样时钟-采样保持器);
  • 来自采样电容的电荷注入反射回输入网络。
  • 无缓冲ADC
    开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC,因为前者的外部前端设计直接连到ADC的内部采样保持(SHA)网络。

    图1. 开关电容ADC

    高速ADC输入接口设计的6个条件

    采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件,你知道是那些吗?

    输入阻抗
    输入阻抗是设计的特征阻抗。ADC的内部输入阻抗取决于ADC架构的类型,ADC供应商会在数据手册或产品页面上提供这一数据。电压驻波比(VWSR)与输入阻抗密切相关,衡量目标带宽内反射到负载中的功率量。该参数设置实现ADC满量程输入所需的输入驱动电平,因此很重要。当源阻抗与负载阻抗相等时,发生最大功率传输。

    图1. 网络分析仪上的输入Z/VWSR

    图1. 网络分析仪上的输入Z/VWSR

    LVDS高速ADC接口, Xilinx FPGA实现

    LVDS

    即Low-Voltage Differential Signaling。FPGA的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES,IDDR,IDELAY,OSERDES,ODDR这种资源在FPGA的IOB中多得是(每个IO都对应有,最后具体介绍),根本不担心使用。最近刚在项目中用到,提供一个思路,具体的器件使用参考FPGA手册。

    使用的AD芯片是ADI的AD9653,125M16bit高精度高速ADC,用到的采样速率是80M。其SPI配置会单独开一篇来讲,SPI配置里面有个大坑,本来以为调好了的,后来又发现了问题,调了三天才定位到问题在哪,这就是硬件的魅力(坑爹)所在了吧。这里主要介绍FPGA的接收部分。

    接收ADC数据的时序图,

    有几点需要注意:

    2017数据转换器市场报告

    据麦姆斯咨询报道,全球数据转换器市场规模预计将从2017年的35.2亿美元增长至2023年的50.8亿美元,2017~2023年间的复合年增长率(CAGR)为6.3%。终端用户对测试和测量解决方案需求的日益增长、科学和医学应用中对高分辨率图像需求的不断增长、先进技术数据采集系统的应用增长,以及数据转换器生态系统通过如产品发布和开发、兼并和收购、合作伙伴、合同、协议和合作等有机和无机增长策略的发展,推动了全球数据转换器市场的增长。本报告以2016年为基准年,对2017~2023年间的数据转换器市场进行预测。

    按类型细分,在数据转换器的所有类型中,模数转换器(ADC)市场预计将在2017~2023年间以最高的复合年增长率增长。对高分辨率图像的需求增长,促进了模数转换器的应用,模数转换器能够在为一组数据提供额外、通常也是关键的细节的同时,提供精准且灵活的模数转换;对模数转换器的需求将继续提升市场中的竞争,这可能会相应带来数据转换器的进一步创新。

    按采样率细分,高速数据转换器市场预计将在2017~2023年间快速增长。无线通信网络的发展推动了对高速数据转换器的需求。例如,5G无线通信技术正在迅速发展,并且预计至2020年将开始在全球铺开。对于先进的高性能通信应用,网络基础设施制造商需要开发高速无滞后解决方案,从而增加了对高速数据转换器的需求。

    作者:清风流云

    Innovative Integrations公司是一家专门从事采用数据和模拟接口或FPGA处理数字信号的嵌入式电子产品开发商,此外,他们对于开发工业环境或其他恶劣环境下的数据采集应用设计十分擅长,下面就来简单了解一下他们团队近期推出的XA-RX XMC模块。

    XA-RX XMC 模块:
    Innovative Integrations开发的XA-RX XMC 模块是一个IMC IO模块,支持8路16位,每秒采样率达到125M的ADC转换通道,十分适合应用在测量高速刺激反应的捕捉,超声捕捉以及RADRA应用中,此外,还可以通过8路SSMC RF连接器连接到外部。 正因为如此,它具有十分灵活的触发方式,包括计数触发、软件触发以及外部触发,而参考时钟源的选择可以是外部时钟也可以是板上PLL可编程部分的时钟源。当它将两个ADI器件AD9653 ADC模块聚合在一起时,在16bit的采样模式下,其采样带宽可以达到1G每秒。同时XA-RX模块还可以将采集到的数据汇集到一个Xilinx Artix-7 A200T FPGA中,以便用户可以对数据进行本地处理,方框图如下所示:

    作者:清风流云

    在之前接触的设计中如果涉及要实现ADC采样的话,往往会从精度和速率来考虑对性能的影响,一般来说精度是固定的或有一个最大精度设置,但是采样速率的话,过快会造成采样不准确,往往会对整个设计的性能造成限制,所以一直期望有这样一个系统:可以实现高速ADC采样并将数据远端存储也可以本地存储,最关键的是采样速率要快,存储的速度要快,同时在设计开发是灵活度要高。而VadaTech最新推出的VT988恰好就是这样一个系统原型。

    VadaTech高速16通道数据采集系统VT988
    VadaTech最新推出的高速数据采集系统支持16通道8bit的ADC模数转换,其采样数率高达3G每秒,最关键的是这个系统采用了之前没有见过的独特架构来实现。在这个系统中,巧妙地将一款Xilinx 的Kintex-7 FPGA和 一块 Nvidia的Jetson TX2 SOM系统结合在一起,下面是这个系统的方框图(刚好是上图展开的内部结构图):

    作者:Maithil Pachchigar

    工业过程控制、便携式医疗设备和自动化测试设备中使用的多路复用数据采集系统(DAS)需要更高的通道密度;在这些系统中,用户希望测量多个传感器和监控器信号,并将很多输入通道扫描至单个ADC或多个ADC中。多路复用的整体优势在于每通道所需的ADC数量较少,节省了印刷电路板(PCB)空间,降低 了功耗和成本。自动化测试设备和电源线路监控应用中的某些系统要求每通道使用专门的采样保持放大器和ADC,以便对输入进行同步采样,从而提升每通道的采样速率,并保留相位信息,但代价是更多的PCB面积和更高的功耗。系统设计人员根据最终应用的性能、功耗、尺寸和成本要求进行权衡取舍。它们从中选出一个转换器架构和拓扑,并使用市场上提供的分立式或集成式元件实现信号链设计。图1显示了多路复用DAS的简化框图,可进行监控并对多种传感器类型进行顺序采样。某些情况下,信号链会利用多路复用器与ADC之间的缓冲放大器或可编程增益放大器。

    同步内容