随着集成电路与工艺技术的发展，现在单芯片的处理能力越来越强，传统的加密算法DES已经被证明不太安全了，为此美国国家标准技术研究院（NIST）于2001 年11 月26 日发布了新的加密算法AES用来取代DES算法，并于2002年5月26日制定了新的高级加密标准（AES）规范。，如今AES加密算法已经在金融、电信等多方面获得了广泛的应用。本文基于Spartan-3E FPGA设计AES加解密模块，由于应用中数据吞吐量不大，所以主要的重点是尽量减少面积来实现设计。
一、算法简介
根据AES标准，加密过程主要包括四种操作，分别为字节代换、行移位、列混合和轮密钥加。字节替代是对State中每个字节进行的一个独立非线性变换，一般由查表得到。行移位就是State行进行不同的移位，第一行不移，第二行左移一个字节，第三行左移二个字节，第四行左移个三字节。列混合为有限域GF(28)上的多项式运算。轮密钥加就是数据和密钥的异或。
加密流程用伪码表示如下：
Cipher(byte in[4*Nb], byte out[4*Nb], word w[Nb*(Nr+1)])
begin
byte state[4,Nb]
state = in
AddRoundKey(state, w[0, Nb-1]) //轮密钥加
for round = 1 step 1 to Nr–1

作者：毋杰 康丙寅 王昭婧 黄克军 电子科技大学
来源:电子产品世界
利用软件实施加密算法已经成为实时安全通信系统的重要瓶颈。标准的商品化CPU和DSP无法跟上数据加密算法的计算速度要求。此外，CPU和DSP需要完成太多的其他任务。基于FPGA高度优化的可编程的硬件安全性解决方案提供了并行处理能力，并且可以达到所要求的加密处理性能基准[1].然而如果仅使用FPGA可编程VHDL来实现的话，系统就不够灵活，升级困难，况且实现起来有很大的难度，本系统以AES加密算法为例，使用Xilinx SPARTAN 3E为开发平台，以xilinx的嵌入式软核microblaze为主控制器，调用FPGA的硬件VHDL编程实现的AES加解密和控制CC2420来实现高速有效的数据通信。

1、FPGA器件选型的7个原则：器件供货渠道和开发工具的支持、器件的硬件资源、器件的电气接口标准、器件的速度等级、器件的稳定等级、器件的封装和器件的价格。

Spatan3e系列最高工作频率达333MHz，可用来设计PCI接口；支持SPI配置模式；逻辑门数相对较少，2M以下，相对成本较低；Spatan3e有ODDR2组件，而spatan3不支持。

来源：电子元器件应用 作者：董菊华，李鹏，胡波 西南交通大学
0 引言
磁浮轴承(Magnetic Bearing)是以磁性力完全非接触式支持旋转体的轴承，其广义上的定义是可支持直线运动物体的轴承及局部有机械性接触的轴承。其作用原理是借磁场感应产生的磁浮力来抵抗重力场及转轴运动时产生的作用力，将转轴悬浮起来，使得转子与轴承不互相接触。

作者：Jay Gould
赛灵思嵌入式解决方案营销高级产品经理
从头构建复杂的实时嵌入式系统既耗时，效率又低。如果硬件、软件、固件、RTOS（实时操作系统）集成和软件驱动器均为全新产品，其功能和可靠性未经实际应用验证，有谁愿意花功夫去调试它们呢？工程师在设计和调试过程中喜欢把变量分离出来，一个个地进行修改，但对您而言，要想迅速取得进展，所使用的组件一开始就必须得心应手——正所谓“工欲善其事，必先利其器”。从工程安排上讲，从布线到返回头一块原型板通常需要好几周的时间，在此期间软件和固件工程师只能尽力为并不存在的平台开发代码和驱动器。