摘要：有许多算法可以转化为纯硬件来加速处理器，诸如平均标准偏差
算法、给定时间内创建最小值或最大值、滤波器以及FFT等。不过，诸
如位反转等一些不常见的算法可采用合适的硬件加速器也能移植到硬件
上。本文以赛灵思的MicroBlaze为例，探讨了在FPGA上采用此种硬件加
速方法，使系统性能可超过标准处理器、控制器甚至 DSP。

DisplayPort Source Policy Maker控制系统参考设计采用MicroBlaze嵌入式系统来实施与商用套装 DisplayPort 芯片类似的功能，且具备可进行源代码定制的额外优势。通过使用 Source Policy Maker Controller System Reference Design 的应用手册，用户不必对 Policy Maker 进行详细了解即可顺利启动设计工作，仅需简单地将范例设计连接起来。除了上述源代码设计之外，DisplayPort 的传输 (Tx) 或源端内核也配套提供了用于实现有限状态机 (FSM)控制器的额外范例设计。您可以通过这一更新的应用指南快速跟踪您的SoC 设计。 XAPP493 将介绍如何为 Spartan®-6 FPGA 消费类视频套件 (CVK) 和 Virtex®-6 FPGA ML605 评估套件实现 DisplayPort 源端内核和决策者参考设计。

“安富利杯”89美金FPGA开发板免费试用风暴参赛-EDK 用户IP核的详细定制过程

在基于MicroBlaze的嵌入式系统开发中，定制用户IP核是一个重要环节，这也是大多数初学者感到困难的地方。LX9开发板上Spartan6系列的XC6SLX9CS324 FPGA提供了大量的逻辑资源，并采用6输入查找表结构，可提高逻辑资源的利用率，为用户开发自己的IP核提供了硬件支持，特别适合于中低端基于MicroBlaze的嵌入式场合。定制用户IP核主要有两种方式，一种是通过XPS提供的IPIF接口进行定制，通过这种方式定制的IP核连接在系统总线上；另一种是采用由用户完全定制模式，这种方式定制的IP核不连接在MicroBlaze的总线上，具有独立的功能。由于完全定制IP核比较复杂，这里介绍采用IPIF定制Customer IP 核的过程。

“安富利杯”89美金FPGA开发板免费试用风暴参赛作品—基于MicroBlaze的RS232的开发与测试

作为FPGA超级粉丝团中的一员，很荣幸成为电子创新网LX9开发板试用者的一员。本人在以前也使用过很多FPGA开发板，如基于XC3S500E FPGA的S3EStarter_ug230_bd以及基于XC3S400 FPGA的开发板，头一次接触Spartan6系列的FPGA，心中不免有些小小的激动。

随着基于MicroBlaze处理器的嵌入式技术的不断发展，SOPC系统已经逐渐成熟，向传统SOC及ASIC产业发起了挑战，由于SOPC硬件设计的灵活性，使得其具有一定的优势。并且EDK开发工具及第三方提供了众多IP核，可以大大缩短设计时间，加快产品面世速度，这对于日新月异的电子产品开发商来说是一个不小的诱惑。伴随Xilinx大学计划在中国的不断开展，其使用人群也有了很大的增长，但很多刚毕业的大学生对FPGA的认识还是仅仅限于使用的HDL实现简单的控制逻辑。对于熟悉MicroBlaze的人来说，控制器与上位机之间的通信是非常重要的环节，通常采用UART。

介绍了Xilinx FPGA的配置模式和配置原理,提出一种基于MicroBlaze软核处理器的FPGA重配置系统设计方案。
该方案灵活简便,具有很高的应用价值

MicroBlaze™ v8.10a 常见问题集锦

一直以来想写点edk的教程的，结果发现赛灵思竟然出版了如此详细、友好的教程，还是不班门弄斧了吧

附件的pdf是教程，zip是例子，注意需要升级到ISE12啊

如果修改软件不能实现所需速度，那么你可能顺理成章的想到在你的设计中加入硬件加速模块。

作者：Karsten Trott 赛灵思（德国慕尼黑）现场应用工程师

有很多种算法可对单精度浮点数字的正弦值进行计算，但添加硬件加速器是功能最为强大的方法之一。之所以得出这一结论，是因为客户的应用要求使用此类正弦计算，而我们又针对能够提供良好、快速且高效的解决方案进行了多种方案的探索。

售价为 89 美元的新型Avnet Spartan-6 LX9 MicroBoard 可简化 Spartan-6 FPGA 和 MicroBlaze 软核处理器的使用
低成本 Spartan®-6 FPGA LX9 MicroBoard 通常是有志于采用MicroBlaze™ 软核处理器或 Spartan-6 FPGA 开展研发工作的设计人员的理想选择。该套件配套提供了数个预先构建的MicroBlaze“系统”，让用户就像使用标准现成的微处理器一样，能够立即开展软件开发工作。

Author:KiKi

Email : yq000cn@gmail.com

Date: 2011.3.7

Blog主题

这篇blog想弄清楚FPGA上电配置后程序引导和启动的整个流程是怎么样的，不是谈论如何编写bootloader。

主题的引出

本人创建了一个基于MicroBlaze的嵌入式系统（类似于如图1所示，当然没有图1那么复杂）。片上BRAM仅仅是64KB，而本人生成的程序镜像有2MB多，所以这样的话，程序镜像不能跟用于配置FPGA的bit流文件融合直接配置到片上的BRAM中。解决的方案是用外部非易失性存储介质来存储程序镜像和bit流文件，如PROM，或者Flash。Xilinx提供了一种SystemACE 配置解决方案，那整个工作流程又是如何的呢？