JESD204B

JESD204B 参数理解

M和N

M表示单片芯片上转换器的个数。
N表示转换器的分辨率。
比如一个4通道14位的ADC器件,M为4,N为14.

N’

N’ 定位为word 长度。N’的计算为首先把N打散成一个个的nibble,每个nibble为4bit.对于14bit和16bit的分辨率,都是4个nibble,12位的就是3个nibble.

N’就是使用nibble个数乘4得到的值。如果在发送和接收端把N’设定为16,可以实现8bit到16bit之间的转换器的通信。这允许同一个发送和接收端实现多个转换器,简化了系统设计。如果Nibble没有被数据填满的话,多余的位置可以传输控制位(CS)或者尾码(T)。
N’=N+CS+T.

对于一个14bit的分辨率ADC,一个work中有两个bit用作CS/T.如下图:

如果分辨率刚好满足Nibble划分,一个word中就没有CS/T。比如对于16bit的ADC.数据传输的时候,是MSB先发送。最左边的是MSB,CS/T会跟在LSB后面。

S(samples)

支持 JESD204B 高速模拟的 Xilinx Kintex® UltraScale™ FPGA DSP 开发套件可提供一个综合平台,用于通过宽带模拟数据采集对高性能数字信号处理应用进行快速原型设计。高级设计方法、IP 和经过确认的参考设计都包含进来,可加速开发进程。该系统将具有 Kintex UltraScale XCKU040 FPGA 的 Xilinx KCU105 评估板与 Analog Devices 的 AD-FMCDAQ2 高速模拟 FMC 卡相结合,可采用 Kintex UltraScale FPGA 的 GTX 千兆位收发器通过 JESD204B 高速串行连接实现宽带数据采集。数据采集在 Ubuntu Linux(在 FPGA 中 MicroBlaze 软处理器上运行)下管理,可实现通过以太网与 Analog Devices 的 IIO Oscilloscope 和 MATLAB / Simulink 进行快速数据交换。 有了可立即使用的完整 JESD204B 宽带数据采集系统,您可将开发工作主要投入为系统添加差异化特性。交付周期 = 2 周

主要性能和优势
包含 JESD204B 的 Analog Devices AD-FMCDAQ2-EBZ 高速模拟 FMC 模块

基于FPGA的高速串行数据收发接口设计

作者:刘 安,禹卫东,马小兵,吕志鹏 2017年电子技术应用第6期

摘 要: 针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。

0 引言

数据转换器包括模数转换(Analog-to-Digital Converter,ADC)和数模转换(Digital-to-Analog Converter,DAC),是集成电路中的重要组成部分。在数字信号处理技术发展的过程中,普通的数据转换器已难以满足用户对数据传输速率和转换速率的需求,这促使了高速ADC/DAC及其相关技术的快速发展。

支持 JESD204B 高速模拟的 Xilinx Kintex® UltraScale™ FPGA DSP 开发套件可提供一个综合平台,用于通过宽带模拟数据采集对高性能数字信号处理应用进行快速原型设计。高级设计方法、IP 和经过确认的参考设计都包含进来,可加速开发进程。该系统将具有 Kintex UltraScale XCKU040 FPGA 的 Xilinx KCU105 评估板与 Analog Devices 的 AD-FMCDAQ2 高速模拟 FMC 卡相结合,可采用 Kintex UltraScale FPGA 的 GTX 千兆位收发器通过 JESD204B 高速串行连接实现宽带数据采集。数据采集在 Ubuntu Linux(在 FPGA 中 MicroBlaze 软处理器上运行)下管理,可实现通过以太网与 Analog Devices 的 IIO Oscilloscope 和 MATLAB / Simulink 进行快速数据交换。 有了可立即使用的完整 JESD204B 宽带数据采集系统,您可将开发工作主要投入为系统添加差异化特性。交付周期 = 2 周

主要性能和优势

  • 包含 JESD204B 的 Analog Devices AD-FMCDAQ2-EBZ 高速模拟 FMC 模块
  • JESD高速串行协议测试

    什么是JESD?

    JESD204B是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,支持高达12.5 Gbps串行数据速率,并可确保JESD204 链路具有可重复的确定性延迟。在这里我们基于NI PXI模块化测试平台对采用JESD204B协议的TI DAC38J4芯片进行测试。

    使用高速串行模块PXIe-6591R输出高速串行信号,经由FMC输入给DAC芯片的EVB,使用高达26.5 GHz频率和765MHz瞬时带宽的高性能矢量信号分析仪和频谱分析仪PXIe-5668R对DAC芯片的射频信号输出进行采集和分析。

    作者:Hugh Yu、Gina Kelso和Ashraf Saad ADI公司

    摘要:本文介绍了一种基于数字解调器和JESD204B接口的多通道超声系统接收方案。该方案大量地降低了模拟前端(AFE)的输出数据率,同时减少了模拟前端和数字电路之间的物理连线数目高达80%。另外,采用该种方案的超声系统可以实现更多目标,比如采用成本更低且计算效率较低的现场可编程门阵列(FPGA)、通过使用软件波束合成和更高阶多波束处理可以实现实时4D和高级影像模式。

    简介

    采用高速ADC的JESD204B链路延时设计

    JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现了确定性延迟,确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。

    特性

  • 保证 JESD204B 链路中的确定性延迟
  • 理解链路延迟与链路延迟变体之间的权衡因素
  • 使用公式化和基于规程的方法来设计链路延迟
  • 使用德州仪器 (TI) 的 ADC16DX370 或 LM97937 ADC 以及 Xilinx Kintex 7 FPGA 实现 JESD204B 链路
  • 最新RF DAC 拓宽了软件无线电的应用视野

    作者: Daniel E. Fague

    摘要
    高速数据转换器用于通信应用已有多年,它存在于很多设备 中,这些设备组成了我们的互连世界—从蜂窝手机基站,到 有线电话前端设备,再到雷达和专业通信系统。最近的技术 进步使高速数据转换器的时钟速率具有越来越高的频率。这 些时钟速率较高的数据转换器与JESD204B高速串行接口配合 使用,使DAC的有效控制和输出数据的传输得已实现。形成 了一种全新的转换器类型,称为RF(射频)数据转换器。它 们可以直接频率合成或捕捉RF信号,无需使用具有模拟无线 电链路的传统上变频或下变频。

    本文重点讨论最新的RF数模转换器 (RF DAC) 系列产品— AD9162和AD9164,及其扩展软件定义无线电 (SDR) 定义的 能力。AD9164使RF DAC产品达到了全新的性能等级,让传 统的无线电设计相比前代的RF或IF类DAC更高效。世界一流 的性能加上丰富的功能让AD9164成为系统之间开关无线电的 首选,并向真正的软件定义无线电前进了一步。

    简介

    来自ADI公司和Xilinx公司的专家齐聚一堂,共同展示两种JESD204B A/D转换器至FPGA设计,同时介绍其实现技巧。

    来自ADI公司和Xilinx公司的专家齐聚一堂,共同讲解JESD204B接口标准的重要性,同时介绍它在A/D转换器到FPGA设计中的作用。

    同步内容