2008年的时候，我们开发了一本《FPGA开发全攻略》http://www.eetrend.com/news/100019636，这个电子书推出后，受到工程师的支持，下载量很大，很多工程师朋友想看到后续的版本，这里， 我们想开发FPGA开发全攻略（高级篇）电子书，这是我根据了解到的一些需求和一些FPGA培训机构的教程，列了一些这个电子书开发的内容，请大家看看，觉得哪些是很有必要开发的，还需要补充哪些内容？我们可以一点点开始搞内容，我们诚邀大家一起来开发这个电子书，凡是贡献内容都会有相应的稿酬，更重要的是这个电子书会帮助到更多人。

结合赛灵思公司的spartan-2讲解了如何快速上手FPGA开发，很实用！浅显易懂！

赛灵思FPGA开发中文介绍，虽然是针对Virtex2的，但是对于掌握FPGA基础知识很有帮助。

这是赛灵思官大学计划中公布的FPGA开发实验，涉及赛灵思硬件设计、IP应用、IP开发、软件调试等等，掌握这6个试验后，基本可以熟练开发赛灵思FPGA，这是非常好的学习资料！

开发软件使用

Xilinx FPGA开发软件为ISE.现在其版本更新比较快，大家现在常用的版本都在ISE12.1了。

使用ISE开发FPGA，需要根据自己的设计内容和设计目标设置，在开发软件中设置一些参数。这些参数对成功开发可以说必不可少。

常用选项之一： Keep Hierachy。该参数有3个值：NO、YES、Soft.
在使用Chipscope进行调试时，如果是采用的网表插入ICON的方法的话，或者是为了便于调试，最好是保留设计的层次结构，选择Yes或Soft。Yes与Soft的区别是：
Keep Hierachy =Yes：对Debug阶段有用，XST会根据层次综合而不打破层次优化，所有寄存器名字都以名字排列，Traslate通过ucf文件可以很方面地找到需要的约束对象。
Keep Hierachy =Soft：则在综合时保持层次，在MAP阶段工具将打破层次关系；但INSTANCE名字还是保留。

在FPGA设计原型验证阶段，选YES会提高XST的综合速度。

转自姜咏江的博客
由于微电子和超大规模集成电路工艺技术设备的缺失，使国人根本没有条件能够自由地进入这个领域体验，这是一个严重的问题。在25nm集成电路工艺已经十分成熟的今天，如果我们还不设法从国家的角度出发，买进设备（即使是落后一些的设备）供科研人员自由实验使用，那么今后就不要奢谈微电子产业和计算机核心技术的“世界性超越”了。

本文系统地介绍了Xilinx公司FPGA的结构特点和相关开发软件的使用方法，详细描述了VHDL语言的语法和设计方法，并深入讨论了Xilinx FPGA相关硬件的设计问题。全书共分为七章。第1章概要介绍了FPGA知识。第2章介绍了Xilinx FPGA开发的常用软件及一般的开发流程。第3章详细讲述了VHDL硬件描述语言。第4章讨论了Xilinx FPGA开发中常用的IP核及其使用方法，并着重描述了时钟管理IP核的参数配置。第3章和第4章的内容是Xilinx FPGA开发的基础。第5章讲述了Xilinx FPGA的相关硬件设计方法，并给出了参考电路。第6章和第7章是实验部分，包括程序设计实验和FPGA逻辑设计实验。

第二章 HDL指南
模块
　　模块是Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序行为使用过程结构描述。一个模块可以在另一个模块中使用。
　

最近也面试了很多FPGA工程师，没找到合适，我觉得很多人从开始的时候就误入歧途了，对新手学习FPGA设计我也说一点看法吧。我认为要从基础开始做，基础牢，才有成为高手的可能。

FPGA在目前应用领域非常，在目前的单板设计里面，几乎都可以看到它的身影。从简单的逻辑组合，到高端的图像、通信协议处理，从单片逻辑到复杂的ASIC原型验证，从小家电到航天器，都可以看到FPGA应用，它的优点在这里无庸赘述。从个人实用角度看，对于学生，掌握FPGA可以找到一份很好的工作，对于有经验的工作人员，使用fgpa可以让设计变得非常有灵活性。