仿真

说说FPGA系统的仿真和测试

一、概述
FPGA仿真方法:

(1)交互式仿真方法:利用EDA工具的仿真器进行仿真,使用方便,但输入输出不便于记录规档,当输入量较多时不便于观察和比较。
(2)测试平台法:为设计模块专门设计的仿真程序,可以实现对被测模块自动输入测试矢量,并通过波形输出文件记录输出,便于将仿真结果记录归档和比较。

ModelSim中编译Xilinx仿真库

ModelSim中编译Xilinx仿真库

详解如何利用多种EDA工具实现FPGA设计方案

在数字系统设计的今天,片上系统(SoC)技术的出现已经在设计领域引起深刻变革。为适应产品尽快上市的要求,设计者必须合理选择各EDA厂家提供的加速设计的工具软件,以使其产品在本领域良性发展。FPGA设计是当前数字系统设计领域中的重要方式之一。本文以多种EDA厂家工具为基础,系统介绍FPGA设计的流程。

请教关于Endpoint pipe v1.7 for PCI EXPRESS的仿真问题

我按照Getting Started Guide上的simulation说明,在modelsim下做仿真(就是运行那个simulate_mti.do脚本),可以看到modelsim左下脚的时间在跑,可是没有波形啊??而且仿真后出现的rx.dat和tx.dat文件中也没有出现任何内容,照理说即使出错也会有日志记录的。我新学FPGA,希望高手能给指点下怎样做ip core(特别是pci-e)的仿真,有具体步骤更好

Xilinx ISE 10.x 调用Modelsim SE 6.5仿真的若干问题及其解决方法

因为手上有一块Xilinx的Spartan--3E开发板,前些日子陆陆续续学习了ISE的一般工程开发,熟悉了Xilinx ISE 10.x的软件操作和开发板的使用。近来没有事情,于是乎,又把那开发板拿出来把弄把弄,开始学习Xilinx的FPGA的DSP开发设计。在这里先介绍一下Xlinx FPGA的DSP设计工具和设计流程。

verilog学习五点经验分享

1.规范很重要
工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的话,过一个月后调试时发现有错,回头再看自己写的代码,估计很多信号功能都忘了,更不要说检错了;如果一个项目做了一半一个人走了,接班的估计得从头开始设计;如果需要在原来的版本基础上增加新功能,很可能也得从头来过,很难做到设计的可重用性。

说说做好FPGA设计的五项基本功

在我看来,成为一名说得过去的FPGA设计者,需要练好5项基本功:仿真、综合、时序分析、调试、验证。
需要强调的一点是,以上基本功是针对FPGA设计者来说的,不是针对IC设计者的。对于IC设计,我不懂,所以不敢妄言。