请问PlanAhead 支持调用modelsim和Synplify吗？

虽然Modelsim的功能非常强大，仿真的波形可以以多种形式进行显示，但是当涉及到数字信号处理的算法的仿真验证的时候，则显得有点不足。而进行数字信号处理是Matlab的强项，不但有大量的关于数字信号处理的函数，而且图形显示功能也很强大，所以在做数字信号处理算法的FPGA验证的时候借助Matlab会大大加快算法验证的速度。

软件环境：
ISE13.1+System Generator
Matlab2010b
Modelsim SE 10.0
已编译Xilinx器件的Modlsim仿真库

现象：在System Generator做了点仿真，验证成功之后，自动生成了testbench文件，然后在ISE中打开生成的工程，调用Modelsim选择behavior仿真，在Modelsim打开之后总是没完没了的提示 Error: (vsim-19) Failed to access library 'work' at "work".，把我折腾了两个小时啊；用ISIM仿真没有问题，但是ISIM没有analog模拟显示波形的功能，还是得用Modelsim。

没办法，在ISE中观测工程的仿真属性，发现ISE在调用仿真软件时用到了System Generator生成的pn_behavioral.do仿真脚本。用记事本打开pn_behavioral.do，看到如下内容：

-- If you see error messages concerning missing libraries for
-- XilinxCoreLib, unisims, or simprims, you may not have set

(part1)-下载，安装

1.下载

到官方网站http://model.com，进入下载页面，然后会提示需要注册，随便填一些资料，邮箱也可以随便填，然后就给得到下载链接

ftp://mtidl:XXXXX@ftp.model.com/SE/6.6

XXXXX是给你的临时密码，只能用1-2小时，到时你需要刷新该页面或者再次注册，再次得到密码，然后继续文件下载。

这个FTP上的内容比较多，包括各个版本的modelsim，这次下载了6.5e的windows版本。ftp上还有questasim，据说支持systemC和systemverilog更好。

2.安装

一切正常安装即可，到最后需要配置licence时，直接跳过即可。

3.安装lic

都是用那个通用的MentorKG.exe，EFA小组的神作。

注意较新版本的modelsim已经不能用老方式生成的lic了，注意使用带license.src的。

其实Mentor的产品大部分都可以用相同的方式来处理，不过有的软件还需要替换MGLS.DLL文件。

据说Mentor一些最新的软件不能用这种方式了，不过不用担心，会有人解决掉的。

我在ISE12.1中打开modelsim se6.5时，为什么提示出错，我已经编译好了xilinx的库，在modeltech_6.5\Xilinx_lib下。
出错的提示如附件图所示。

1、批命令 A、开始-运行：cmd 在DOS窗口输入：“ compxlib –s mti_se –f all –l all –o c:\Modeltech _6.5d\xilinx_libs –p c:\Modeltech _6.5d\win32 ” c:\Modeltech _6.5d是modelsim的安装目录。整个运行时间会很长。
B、库编辑成功后，在安装目录下的modelsim.ini文件中 library中加入： Xilinx_CoreLib = C:\modeltech_6.5\xilinx_libs\XilinxCoreLib Xilinx_unisim = C:\modeltech_6.5\xilinx_libs\unisim Xilinx_simprim = C:\modeltech_6.5\xilinx_libs\simprim 注意改掉只读属性。 关掉工程，重启modelsim
2、 Xilinx ISE中有个工具直接转换就OK。Windows开始菜单－ise-accesserise-Simulation library compilation wizard,图形界面，指定编译后库地址，可以选择自己所需要的库。 其他与上面一致。

我们经常使用Xilinx Ise与Modelsim联合仿真，但是经常出现一些由于库没有编译而出现的错误！下面是我总结的方法：

1。点击“开始-运行-compxlib”，然后按照提示完成即可显示如下，我们选择modelsim 系统会自动识别电脑上面modelsim的安装目录

不少朋友在刚接触赛灵思Xilinx的FPGA时，对仿真库的编译和使用不是很了解，而官方的说明也不是很详细，而且看起来有些费劲，这里Craftor给出在Modelsim中编译和使用Xilinx库的详细教程，PDF版，希望对大家有所帮助。

FPGA 设计流程包括设计输入，仿真，综合，生成，板级验证等很多阶段。在整个设计流程中，完成设计输入并成功进行编译仅能说明设计符合一定的语法规范，并不能说明设计功能的正确性，这时就需要通过仿真对设计进行验证。在FPGA 设计中，仿真一般分为功能仿真（前仿真）和时序仿真（后仿真）。功能仿真又叫逻辑仿真，是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证；而时序仿真是在布局布线后进行，它与特定的器件有关，又包含了器件和布线的延时信息，主要验证程序在目标器件中的时序关系。在有些开发环境中，如 Xilinx ISE 中，除了上述的两种基本仿真外，还包括综合后仿真，转换（post-translate）仿真，映射后（post-map）仿真等，这样做完每一步都可进行仿真验证，从而保证设计的正确性。

本文主要概括一下，如何针对Xilinx+ModelSim进行FPGA的仿真设计。

1. xHDL仿真器

常用的硬件描述语言的仿真器有很多种，例如，VCS，Ncsim，Affirima，Verilog-XL，SpeedWave，Finisim和ModelSim。个人认为比较流行的就是ModelSim和Ncsim，像opencores提供的源码大部分都含有Ncsim仿真支持，或者ModelSim仿真支持。