FPGA

作者: sleibso ,编译:stark

随着消费电子、物联网等领域的不断发展,用户需求也越来越复杂和多样,因此我们在嵌入式系统设计中必须选择合适的处理器(SoC)系统,当然我们也需要考虑成本、功耗、性能、I/O资源等方面,但是随着实践案例的增多FPGA越来越成为嵌入式系统设计的主流选择。

Xilinx作为可编程逻辑器件(FPGA)的行业领导者提供了丰富的器件和简捷的开发工具,下面从以下几方面向大家介绍:

FPGA/SoC:最早我们都采用的是纯FPGA设计,利用FPGA的资源实现软核处理器比如Microblaze、Picoblaze等,现在Xilinx推出了Zynq SoC和Zynq UltraScale+ MPSoC系列,它们集成的是硬核处理器(双核ARM Cortex-A9 CPU或者Quad-A53+Dual-R5 GPU),这不仅带来了性能、功耗、性价比方面的改进,同时也减小的PCB尺寸;

在AI算法尚不成熟的时候,可编程的灵活性给予了FPGA一定的市场优势。

但是,随着目前AI算法进一步成熟,各类全定制化的AI芯片开始陆续出现,比如搭载了寒武纪NPU的麒麟970手机芯片,又比如赛灵思投资的深鉴科技明年就要推出的AI芯片“听涛”等。定制化芯片能够提供更低的功耗与更高的能效比,其批量生产的成本也低于FPGA,那么在这样的背景下,FPGA的灵活性又是否能保持优势呢?

1.计算机视觉及机器学习算法加速,带来最快的系统响应

2.提供快速升级至传感器最佳可用类型及组合所需的可重配置性,这是其它产品没有的特性

3.可任意连接至最新机器和/或云

在赛灵思看来,人工智能和机器学习应用正在迅速扩大到越来越多的边缘市场,从云到端,从人脸识别摄像头,无人驾驶汽车,机器人、语音识别等各种新兴应用, 赛灵思全可编程的FPGA或Zynq SoC系列都能够为客户部署先进的高效神经网络、算法及应用带来更高的性能和低延迟优势。

赛灵思眼中的人工智能

赛灵思成立于1984年,总部位于美国硅谷,是FPGA的发明者,无晶圆厂(Fabless)半导体模式的开创者。

FPGA上实现HDMI(1)

HDMI是一个数字视频接口,通过FPGA可以很快的实现驱动。下面可以看到HDMI是怎么工作的.

connector

标准的HDMI连接器称为"A型",有19个引脚,其中8个引脚是需要注意的,组成了四个差分对TMDS(Transition Min imized Differential Signaling)[过度调制差分信号]。

1. TMDS data2+ and data2-

2. TMDS data1+ and data1-

3. TMDS data0+ and data0-

4. TMDS clock+ and clock-

我们链接HDMI和FPGA很简单,只要使用其中的4对差分信号就可以了。

FPGA的三个时代:可编程技术30年回顾

作者:张竞扬,摩尔精英

自引入以来,现场可编程门阵列(FPGA)的容量增加了10000倍以上, 性能增加了100倍. 单位功能的成本和功耗都减少了超过1000倍. 这些进步是由工艺缩放技术所推动的, 但是 FPGA 的故事比简单缩放技术的更复杂. 摩尔定律的数量效应推动了FPGA在体系结构、应用和方法方面发生质的变化. 因此, FPGA 已经经历了几个不同的发展阶段. 本文分别总结了发明、扩张、累积这三个阶段, 并讨论了它们的驱动压力和基本特征. 本文最后展望了未来的FPGA阶段.

Xilinx 在1984年引入了第一个现场可编程门阵列(FPGAs), 尽管直到Actel在1988年普及这个术语它们才被称为FPGAs. 在接下来的30年里,我们称之为FPGA的设备的容量增加了1万多倍,速度增加了100倍. 单位功能的成本和能耗降低了1000倍以上(见图1).

CPU vs FPGA?图像处理谁更“应景”?

作者:Brandon Treece,NI总部数据采集和控制产品市场经理

机器视觉在工业自动化系统中的应用已经有一定的历史,它取代了传统的人工检查,提高了生产质量和产量。 我们已经看到了相机在计算机、移动设备和汽车等日常生活设备中的迅速普及,但是机器视觉的最大进步莫过于处理能力。随着处理器的性能以每两年翻一番的速度不断提升,以及多核CPU和FPGA等并行处理技术日益受到关注,视觉系统设计人员现在可以应用复杂的算法来可视化数据,并创建出更加智能的系统。

性能的提高意味着设计人员可以获得更高的数据吞吐量,从而实现更快速的图像采集,使用更高分辨率的传感器,并充分利用市场上具有最高动态范围的一些新款相机。性能的提高不仅可让设计人员更快速地采集图像,而且还能更快速地处理图像。预处理算法(如阈值和滤波)或处理算法(如模式匹配)也可以更快速地执行。最终设计人员能够比以往更快地基于可视化数据制定决策。

德州奥斯汀NI总部数据采集和控制产品市场经理,主要负责机器视觉领域的Brandon Treece认为,随着视觉系统越来越多地集成最新一代多核CPU和强大FPGA,视觉系统设计人员需要了解使用这些处理元件的好处和得失。他们不仅需要在正确的硬件上运行正确的算法,还需要了解哪些架构最适合作为其设计的基础。

作者: 张国斌,电子创新网

赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布公司董事会已任命 Victor Peng 为总裁兼首席执行官 (CEO),任命自 2018 年 1 月 29 日生效。Victor Peng 将成为赛灵思历史上第四任CEO,其将在公司发展动能与商机持续成长之际,为这个全球可编程半导体产品市场的领先企业掌舵。

赛灵思董事长 Dennis Segers 表示:“Victor 的独特能力在于能把愿景和战略化为一流的执行力,并具有激发和引领变革的惊人能力。 过去十年来,他一直是赛灵思创新的规划者,未来将充分把握当前的商机,领导公司高速前进。Victor 是一位深经历练的领导者,他有着敏锐的商业头脑,更对客户怀抱高度的服务热忱。公司董事会非常高兴能够在公司发展跨入一个新的创新与发展的新阶段之际,任命 Victor 为 CEO。”

FPGA规范及该注意的地方

0.模块级的注释

每个模块开始要注明文件名、功能描述、引用模块、设计者、设计时间及版权信息等。
/* ========================
Filename ﹕
Author ﹕
Description ﹕
Called by ﹕Top module
Revision History ﹕
Revision 1.0
Email ﹕
Company ﹕ Robsense Technology .Inc
Copyright(c) 2015, xxxxx Technology Inc, All right reserved
========================= */

1.宏(Macros)

1、可以把所有的`define放在一个文件中,在编译原代码时首先把这个文件读入

2、如果希望宏的作用域仅在一个模块中有效,就用parameter,==可以用来传递参数==.

3、作用域仅在一个模块中有效,localparam,==不可用来传递参数==。

4、parameter在本module内有效的定义,可用于参数传递;

从上层传值进下一层常数时,需要在上层用#定义传的值

在下层需要定义对应的参数名字parameter parameter_name;
module_name
#(

FPGA基础设计(四):IIC协议

很多数字传感器、数字控制的芯片(DDS、串行ADC、串行DAC)都是通过IIC总线来和控制器通信的。不过IIC协议仍然是一种慢速的通信方式,标准IIC速率为100kbit/s,快速模式速率为400kbit/s。本文致力于讲述如何用计数器控制和分频时钟控制两种方式完成IIC的读写操作。

IIC协议

  IIC协议是一种多机通讯,由SDA数据线和SCL时钟线构成串行总线,所有的IIC设备都可以挂载到总线上,但每个设备都有唯一的设备读地址和设备写地址。在使用IIC作为数字接口的芯片datasheet中都可以看到该设备的设备读/写地址情况,并可以查找到相应的读写时序,以及对速率的要求。下图是一个通用的IIC协议时序:

我们可以总结出五种IIC协议的时序状态:
  1. 空闲状态,当SDA和SCL两条信号线都处于高电平时总线处于空闲状态。
  2. 开始信号,SCL为高电平期间SDA信号线上产生了下降沿标志着的一次数据传输的开始。开始信号应当由主机发起。

2017年12月31日,“2017年全国大学生 FPGA 创新设计邀请赛”的颁奖典礼在东南大学举行,赛灵思公司亚太区渠道销售高级总监林世兆 (Octivus Lim)先生出席会议,并在同期举行的“2017 年中国 FPGA 技术创新应用高端论坛”发表了主题为"助力创新创业者设计创新"的主题演讲,表达了赛灵思对全国大学生创新创业事业的大力支持,并鼓励参赛者借助赛灵思全球领先的全可编程FPGA及SoC 平台加速将创意变成现实,拥抱如火如荼的机器学习和人工智能时代。

赛灵思公司亚太区渠道销售高级总监林世兆

【视频】:Xilinx FPGA 上的单源 SYCL C ++

在本 Xilinx 研究实验演示中,展示了一个单源 SYCL C ++ 示例,以及生成在 Xilinx FPGA 上运行的硬件实现的方法。访问
https://github.com/triSYCL/triSYCL ,了解更多信息。

同步内容