PCB

作者:kenshin

在实际生产中PCB(印刷电路板)出厂前还要经过严格的质量检测,防止虚焊、漏焊等现象的发生,以前都是采用人工来进行检测,但是随着板卡和电子器件的尺寸不断缩小已经不再适合人工检测了,因此出现了基于摄像机和光学原理的自动光学检测(AOI)系统。检测过程中,机器通过摄像头自动扫描PCB,采集图像,测试的焊点与数据库中的合格的参数进行比较,经过图像处理,检查出PCB上缺陷,并通过显示器或自动标志把缺陷显示/标示出来,供维修人员修整。

Amfax a3Di是一款3D AOI系统,使用两个激光源进行实时扫描,精确度在3μm以内,它采用真3D技术测量每个电路板组件,而且不会受到器件和PCB板颜色、光照、高度、位置和形状的影响,提供精确可重复的检测结果,输出结果采用X,Y,Z立体坐标的方式来表示,符合IPC610 class 1/2/3标准,这些数据可以直接输入到行业标准的SPC系统,提供实时数据来控制和提升生产焊接过程。

FPGA-PCB协同设计模块

如今,FPGA 功能强大且管脚数目极大,可为工程师提供大量机会来提升特性和功能,同时还能降低产品成本。随着复杂度增加,将这些器件集成到印刷电路板也成为了一项严峻的挑战。数百个逻辑信号需映射到器件的物理管脚输出,同时还需保持设计的电气完整性。FPGA 复杂度增加也需要高级合成技术,如此才能更快达到时序收敛,最大程度地减少设计变更的影响以及解决特定应用要求。

通过使用可选的 FPGA-PCB 优化技术,即将 HDL 合成和先进的 FPGA-PCB I/O 优化添加到 PADS Professional 中,便可应对这些挑战。HDL 设计环境和 PCB 上物理实施之间的这一接口大大缩短了产品的上市时间,降低了制造成本。

直观的逻辑合成环境包括先进的优化技术、屡获殊荣的时序分析和先进的推论技术,适用于与供应商无关的设计中,可加快产品上市时间、消除设计缺陷以及提供极佳的结果质量 (QoR)。

FPGA I/O 可优化管脚分配,从而提高布通率和信号完整性。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

当你采用Xilinx UltraScale Al Programmable器件进行印制电路板的设计时,新出版的Xilinx UltraScale架构PCB设计用户指导手册(UG583)会给你提供很多不同的设计建议,页数多达122页。当然不仅仅局限于存储器的连接设计,我发现对于DDR3与DDR4 SDRAM的连接设计也特别的有意思。例如,下面的插图是取自指导手册关于DDR3地址总线和时钟总线设计的说明。

使用 Xilinx Virtex-7 和 Kintex®-7 器件设计 PCB 时, DDR3-1866 存储器接口证明其极具挑战性。同步开关信号影响了电源和地线的稳定性。本白皮书逐步讲解了与功耗感知信号完整性相关的 I/O建模、互连建模、仿真和分析挑战,以及如何使用现代工具解决这些挑战。

基于FPGA的高速PCB的设计

采用高速FPGA 进行PCB 板设计中,既需要兼顾信号完整性,保证信号质量,又需要针对EMI 干扰,按照减小电磁干扰的要求进行设计,为I/O 接口提供良好的ESD 保护,降低电路设计复杂度,节约设备成本。文章针对以上设计要求,研究了电源分布、传输线和信号走线、阻抗匹配、串扰、EMI 等问题的设计技术。

基于FPGA的高速PCB的设计

随着现场可编程门阵列(FPGA)已发展成为真正的可编程系统级芯片,利用这些芯片设计印制电路板(PCB)的任务变得愈加复杂。要完全实现FPGA 的功能,需要对PCB 板进行精心设计。

FPGA的GTP信号PCB布线要点

千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性。例如,有个供应商报告说,他们第一次试图将高速、千兆位级串行设计用于某种特定应用时,失败率为90%。为了提高成功率,我们可能需要进行模拟仿真,并采用更复杂的新型旁路电路。

基于高速FPGA 的PCB 设计技巧

如果高速PCB 设计能够像连接原理图节点那样简单,以及像在计算机显示器上所看到的那样优美的话,那将是一件多么美好的事情。然而,除非设计师初入PCB 设计,或者是极度的幸运,实际的PCB 设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前,PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状–设计规则和设计指南不断发展,如果幸运的话,它们会形成一个成功的解决方案。
  绝大多数PCB,是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的各种数据传输标准的原理图设计师,与可能知道一点甚至可能一点也不知道将小小的原理图连线转换成印刷电路铜线后将会发生什么的专业版图设计师相互合作的成果。通常,对最终电路板的成败负责的是原理图设计师。但是,原理图设计师对优秀的版图技术懂得越多,避免出现重大问题的机会就越多。
       如果设计中含有高密度的FPGA,很可能会有许多挑战摆放在精心设计的原理图前面。

Cadence并购Taray加速加速实现FPGA design-in

Cadence日前宣布并购Taray。Taray是一家在PCB系统设计中整合众多大尺寸、复杂FPGA的技术供货商。透过在整个PCB设计流程中嵌入Taray专利FPGA合成技术,Cadence将为客户提供一个平台,提高生产力并加速实现以FPGA为基础PCB的设计能力。

经验总结:FPGA硬件设计杂谈

特权同学业余时间里会接一些小活,做一些FPGA的小项目。这些小项目虽小,生产周期也短,但是这些小项目仍然从某种意义上遵循着硬件开发设计的一些既定的流程。可谓麻雀虽小五脏俱全。特权同学感觉从中学到了很多在分工明确的工作体系环境中学不到的东西,对于硬件设计的方方面面,有着太多的细节和需要时间去领悟的东西需要我们学习。这里分享一些个人的领悟,只是一篇杂感,内容可能会有些乱,但是不要紧,你懂就行。不对的地方也欢迎指正。

同步内容