今日头条

【视频】PBX:迈瑞为您提供更优质的医学影像

迈瑞(Mindray)公司一直致力于提供最优质的医疗设备和医疗解决方案,研发、销售和服务网络遍布全球。医学影像设备中,FPGA 是其核心,因为医学影像成像模式多,算法复杂,更新速度快,并且对实时性要求很高,很难找到能同时满足的 ASIC 产品。选择赛灵思,让迈瑞公司可以实现不断提升技术、不断满足客户临床需求的追求。

FPGA中的除法运算及初识AXI总线

FPGA中的硬件逻辑与软件程序的区别,相信大家在做除法运算时会有深入体会。若其中一个操作数为常数,可通过简单的移位与求和操作代替,但用硬件逻辑完成两变量间除法运算会占用较多的资源,电路结构复杂,且通常无法在一个时钟周期内完成。因此FPGA实现除法运算并不是一个“/”号可以解决的。

  好在此类基本运算均有免费的IP核使用,本人使用的VIVADO 2016.4开发环境提供的divider gen IP核均采用AXI总线接口,已经不再支持native接口。故做除法运算的重点从设计算法电路转变成了调用AXI总线IP核以及HDL中有符号数的表示问题,极大降低了开发难度。以下就上述两个方面进行探讨。

  VerilogHDL中默认数据类型为无符号数,因此需要数学运算的场合必须要用“signed”声明,如:reg signed [8-1:0] signal_a;  wire signed [32-1:0] signal_b;需要注意一点,FPGA将所有有符号数视为二进制补码形式,运算的结果同样为补码。再来看看除法器IP核配置界面。

200 mA精密基准电压源的能力

作者:Michael Anderson

精密模拟设计人员常常依赖安静低噪声的基准电压源来为DAC和ADC转换器供电。这项任务不在基准电压源的基本职责范围内,其表面上的设计目的是为实际电源提供干净精确的稳定电压,即电源转换器的基准输入。考虑一些注意事项,基准电压源通常能够胜任为转换器基准输入提供精密电压的工作,这使得设计人员可以大胆地要求基准电压源为电流越来越高的应用供电。毕,如果基准电压源可以为转换器供电,为什么不能为模拟信号链、其他转换器或其他电路供电呢?

任何设计流程通常都涉及到精度与功耗的选择。为了做出选择,粗略方法建议:当要求精度时使用基准电压源,当要求毫瓦级功耗时使用LDO。除了需要额外的电路板空间和成本以外,还必须为不同的信号布线,无论其标称电压相同与否。如果需要一个高精度电压源来提供毫瓦级功耗,设计人员将不得不缓冲基准电压源。LT6658通过提供两路低噪声、高精度输出来解决这一难题,其合并输出电流为200 mA,且具有世界一流的基准电压源规格。

关于LT6658——基准电压源质量的低漂移稳压器

干货分享!20个常用的放大器配置设计方程式

一般来说,放大器会接受低电平、高源阻抗信号,将其变成高电平、低源阻抗信号,以便能够以更高的精度和保真度进行处理。当然,放大器的种类非常多,除运算放大器外,还有功率放大器、射频放大器、仪表放大器等,不同放大器适合与不同类型的传感器接口。多数复杂的放大器都是通过组合运算放大器构建的。

几乎所有情况下,运算放大器都是利用反馈网络以不同方式进行配置,以便对输入信号进行“运算”。今天版主为大家分享 20 个放大器配置的常用设计方程:


如何正确的约束时钟

作者:Balachander Krishnamurthy

现在的硬件设计中,大量的时钟之间彼此相互连接是很典型的现象。为了保证Vivado优化到关键路径,我们必须要理解时钟之间是如何相互作用,也就是同步和异步时钟之间是如何联系。

同步时钟是彼此联系的时钟。例如,由MMCM或PLL生成的两个相同周期的时钟是典型的同步时钟。如果MMCM或PLL生成了不同周期的时钟,那么我们最好把他们当作异步时钟处理,需要用到相应的同步技术。你可以通过运行report_clock_interaction生成报告,然后看报告中的“Path Req (WNS)”列、“Clock Pair Classification”列和 “Clock Pair Classification”列可以容易的辨别出同步时钟。下面是3个场景,你需要使用合适的时钟约束处理异步时钟之间的关系。

1. 如果时钟互联报告有很多(或者一个)红色的"Timed (unsafe)" 或者还有桔色的"Partial False Path (unsafe)"方框,那你应该是没有正确地对异步时钟约束。如果你的设计中有大量的跨时钟域的异步时钟,那么你需要对那些时钟互联约束。

【下载】UltraFast 设计方法快捷参考指南

UltraFast 设计方法是由赛灵思推荐的一套最佳实践, 旨在最大限度提升生产力,并减少复杂系统的设计迭代,面向 系统包括嵌入式处理器、模拟与数字化处理、高速连接、 以及网络处理。

如欲了解详情,请参阅《UltraFast 设计方法指南(适用于 Vivado Design Suite)》 UG949)。

UltraFast 设计方法检查表 (XTP301) 包含了所有常见问题, 重点关注设计在下游能够产生影响的方方面面,并介绍了通常被忽略或未知的潜在问题。它能够帮助您轻松访问相关辅助材 料。该检查表已经纳入 Xilinx Documentation Navigator 工具 (DocNav) 中。

本快速参考指南重点介绍了关键的设计方法步骤,有助于更快地实现系统集成与设计实现,从而利用赛灵思器件与工具创造 最大限度的价值。同时也提供了相关辅助材料的提示。

本指南 中涵盖的主要设计任务包括:

  • 主板和器件规划
  • 设计输入和设计实现
  • 顶层设计验证
  • 设计分析
  • 设计收敛
  • 参 阅《UltraFast 设计方法》中的系统级设计流程部分,了解所有 设计中心与特定辅助材料的相关提示。

    【下载】H.264/H.265 视频编码解码器单元产品指南

    面向 Zynq UltraScale+ MPSoC 器件的 Xilinx® LogiCORE™ IP H.264/H.265 视频编解码器单元 (VCU) 内核能够以 60Hz 的像素对分辨率高达 4k 的视频进行同步压缩和解压缩。分辨率高出 4K 时,支持较低的帧速率。H.264/H.265 功能性可按嵌入式硬 IP 在 Zynq UltraScale+ MPSoC 器件系列内部实现。VCU 是众多应用的理想选择,其中包括视频监控、视频会议、嵌入式视觉以及视频流媒体等。

    点击免费注册下载《H.264/H.265 视频编码解码器单元产品指南》

    动态功耗调节介绍

    作者:Bruce Petipas,ADI公司应用工程师

    在今天的数据采集系统(DAQ)中,需要不断突破性能极限。系统设计人员需要更高的速度、更低的噪声和更优的总谐波失真(THD)性能,所有这些都有可能实现,但却并非免费。实现这些性能改进通常需要更大的工作电流,而更大的工作电流则会产生更高的功耗。但是,在许多应用中,功耗敏感性也越来越受关注。原因有很多种。可能是由于应用是一种利用纽扣电池进行工作的远程系统,其主要关注点是电池寿命。也可能是由于应用是一种多通道系统,其通道数较多、电路密度较高,会造成热量集中,从而产生由温度引起的漂移问题。无论何种情况,最大限度降低电流消耗和功耗都是重中之重。系统设计人员必须权衡更高性能和更低功耗带来的竞争优势。解决此问题的一种途径是借助一个称为动态功耗调节(DPS)的过程。

    如何选择合适的FPGA电源解决方案

    作者:Frederik Dostal

    为FPGA应用设计优秀电源管理解决方案不是一项简单的任务,相关技术讨论有很多。本文一方面旨在找到正确解决方案并选择最合适的电源管理产品,另一方面则是如何优化实际解决方案以用于FPGA。

    找到合适的电源解决方案
    寻找为FPGA供电的最佳解决方案并不简单。许多供应商以适合为FPGA供电的名义推销某些产品。为FPGA供电的DC-DC转换器选择有何特定要求?其实并不多。一般而言,所有电源转换器都可用来为FPGA供电。推荐某些产品通常是基于以下事实:许多FPGA应用需要多个电压轨,例如用于FPGA内核和I/O,还可能需要额外的电压轨来用于DDR存储器。将多个DC-DC转换器全部集成到单个稳压器芯片中的PMIC(电源管理集成电路)常常是首选。

    转向32GT/s PCI Express设计所面临的挑战

    作者:Rita Horner,Synopsys高级技术营销经理

    在计算和网络应用中采用PCI Express® (PCIe) 接口非常普遍,这些应用包括中央处理器(CPU)、图 形 处 理器(GPU)、网络接口卡(NIC)、交换机、服务器以及诸如固态设备(SSD)之类更 新型的存储系统,等等。然而,当今的网络和快速兴起的人工智能(AI)应用均 要求在加速器 和GPU中 采用更大的带宽以 及更快的互连,以便发送和接收更大量的数据。

    鉴于PCIe在此类应用中的广泛使用以及越来越大的带宽需求,PCI-SIG产业联盟最近宣布了最新规范PCIe 5.0,它把数据速率提高到32GT/s,并使链路带宽增加一倍,从64GB/s 提高到128GB/s。 图1显示了PCIe 互连和总带宽的演变。

    图1:PCI-SIG带宽增长

    图1:PCI-SIG带宽增长

    同步内容