C/C++

看一刻钟视频,C/C++代码运行效率就提高了?

作者:stark

我们在实现嵌入式系统功能的同时毫无疑问还需要进行系统工程的优化,尤其是代码的优化,这样才能够充分发挥嵌入式处理器的性能,让代码执行的更快。通常我们会采用三种方式:一是提升处理器的时钟速度,比如采用更高速度等级的器件,二是采用更多内核的处理来分担任务负载,三是采用更高端代码兼容性更强的处理器。这三种方式无疑会增加系统功耗和成本,另一种方式就是采用Xilinx All Programmable Zynq SoC和Zynq UltraScale+ MPSoC多核异构系列器件。

图1:Xilinx推出的Zynq UltraScale+ MPSoC多核异构器件

图1:Xilinx推出的Zynq UltraScale+ MPSoC多核异构器件

HLS视频教程8: Vivado HLS 中的 C/C++ 基本运算

 在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理,对任意精度数据的处理,数据类型的转换方法,以及 HLS 中的复合数据类型。本节视频将涵盖了 C/C++ 中常用的基本运算,通过几个具体案例重点阐述在 Vivado HLS 中使用这些运算时应注意的一些事项。

使用 C/C++ 将图像处理任务转交给可编程逻辑

SDSoC 让编程人员能够构建完整的硬件— 软件系统,且不牺牲性能。

作者:Olivier Tremois 赛灵思公司DSP 现场应用工程师 olivier.tremois@xilinx.com

当今的医疗、工业及越来越多其他应用领域的“标准”图像处理系统变得越来越先进。很多情况下,图像处理复杂性已经超出了带 GPU 加速功能的 PC的处理能力范围。设计团队在提高图像处理质量标准,增加产品特性的同时,他们还必须满足客户对最终产品的更小型化、移动性、电池供电等要求。众多现有平台都在努力满足如此复杂的要求。

视频: Xilinx@SC15:SDAccel 开发者专区自学演示

该视频是一个有关 SDAccel 开发者的专区演示,在这里您可以看到用OpenCL, C/C++ 是如何完成 FPGA 的应用加速设计的过程;还有四步自学教程助您快速掌握 SDAccel,包括,1.SDAccel介绍;2.如何使用SDAccel编译库;3.应用调试;4.如何使用C/C++ Kernel。

采用C/C++、 OpenCL编程中的下个逻辑步骤

新型环境让您能够将代码性能最大化。

作者:Mike Santarini
赛灵思公司 Xcell 出版物发行人
mike.santarini@xilinx.com
Lawrence Getman
赛灵思公司企业战略与市场营销副总裁
larryg@xilinx.com

自从赛灵思在上世纪 80 年代初期开发和推出世界首款 FPGA 后,这些用途丰富的可编程逻辑器件就成为硬件工程师的 MacGyver 万能工具。赛灵思最近发布了SDx系列开发环境(即 SDAccel、SDSoC 和 SDNet),使软件开发人员和系统工程师(非 FPGA设计人员)能够利用赛灵思器件轻松创建自己的定制化软件定义硬件,从而助力更多创意头脑实现非凡的创新技术。

介绍这些新型环境以及赛灵思及其联盟成员提供的其他软件开发资源之前,我们先来思量一下处理架构的演变及其对软件开发的影响。

这是软件问题…

欢迎阅读第 1 期 Xcell 软件期刊,这是一本专门面向软件开发人员和嵌入式系统开发人员的杂志,旨在帮助他们采用 C/C++ 和 OpenCL 等高级语言进行编程,通过现有传统平台充分利用 Xilinx® 全可编程器件呈指数级增长的单位功耗性能比改善。本期封面报道从总体上介绍了 C/C++ 开发环境以及 Xilinx 及联盟成员提供的软件开发人员资源。本期涵盖大量专题文章,详细介绍了如何使用 Xilinx SDAccel™ 开发环境优化数据中心应用,以及如何使用 SDSoC® 开发环境轻松为代码提速,从而优化嵌入式系统的整体性能。另有专题重点介绍了 Mathworks® 提供的系统优化常见方法。

对Verilog和VHDL说再见!

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

上周我跟我同事说,“ 两种语言阻碍了嵌入式系统开发人员和软件工程师借助Zynq SOCs来提升系统性能。”那就是“Verilog”和 “VHDL”

正如期待那样,这已经得到了解决—因为SDSoC开发环境真的可以实现。

设计师不用学习更多新的工具来提升性能,或者选择越来越快的处理器来代替现有芯片。使用Zynq SoCs 和Zynq UltraScale+ MPSoCs可以提升嵌入式系统性能一至二个数量级,并且可以减少BOM成本,使用可编程逻辑的特别系统分区,独立的软件和硬件开发流程。

SDSoC解密:用C/C++来开发SoC

前言
随着智能系统的进步和“物联网”的发展,以及人与物之间互联互通的增强,大多数新产品现在均采用了基于SoC的开发平台。此类平台便于企业以更快的速度将产品推向市场,提高系统级效率,而且最重要的是便于实现持续的创新和产品差异化。

为实现投资回报最大化,设计团队必须精心选择实现产品差异化的方法,同时还必须满足日益增长的市场需求和严苛的成本目标要求。真正的平台差异化依赖于新的软件特性与新的硬件特性的组合。鉴于加速产品上市这一要求实际上在各层面均存在差异化,因此需要工具和环境能够在不影响架构和性能的条件下,用传统ASSP编程环境所拥有的完整性和易用性实现软硬件的差异化。

赛灵思SDSoC开发环境介绍
Zynq SoC和MPSoC与软件工程师和FPGA硬件工程师共同组成的设计团队可谓天合之作。但其对于硬件资源有限或欠缺的团队来说,使用起来很有难度,因为需要具备RTL(VHDL或Verilog)开发专业知识才能充分发挥该器件的优势。为解决这一难题,让更多的设计团队能够利用Zynq器件的优势,赛灵思推出了一种 全新的C/C++开发环境SDSoC 。SDSoC开发环境是赛灵思SDx系列开发环境的第三大成员,能够让更广泛的嵌入式软件开发人员发挥软硬件“全可编程”器件的威力。

浅谈Vivado HLS从C/C++到硬件描述语言转换

高层次综合(High Level Synthesis, HLS)是Xilinx公司推出的最新一代的FPGA设计工具,它能让用户通过编写C/C++等高级语言代码实现RTL级的硬件功能。随着这款工具的出现,软硬之间的区别越来越模糊,即使你对于硬件完全不懂,你也能编写出符合工程功能要求的RTL代码。看到HLS工具具有如此神奇的功能,你是否想立即尝试一下呢?

接下来我们将谈谈HLS相关的简单操作以及C/C++到VHDL的一个转换关系:

同步内容