DDR4

DDR4总结分享

DDR4 SDRAM(Double Data Rate Fourth SDRAM):DDR4提供比DDR3/ DDR2更低的供电电压1.2V以及更高的带宽,DDR4的传输速率目前可达2133~3200MT/s。DDR4 新增了4 个Bank Group 数据组的设计,各个Bank Group具备独立启动操作读、写等动作特性,Bank Group 数据组可套用多任务的观念来想象,亦可解释为DDR4 在同一频率工作周期内,至多可以处理4 笔数据,效率明显好过于DDR3。 另外DDR4增加了DBI(Data Bus Inversion)、CRC(Cyclic Redundancy Check)、CA parity等功能,让DDR4内存在更快速与更省电的同时亦能够增强信号的完整性、改善数据传输及储存的可靠性。

以下两张图可以清晰对比DDR3以及DDR4的参数差异:

DDR4 PCB设计

作者:Xiaomin

1. DDR4 Memory Overview
DDR4 是2014年9月推出的当今主流的内存标准,DDR5 预计将于2020年发布,因此在未来的2-3年内,DDR4还是硬件设计中的生力军。首先,从Micron SDRAM的产品线直观感受下不同代际 SDRAM 特性的对比。

DDR4信号分组情况如下,黄色标识信号为DDR4相比DDR3新增的信号。

信号定义如下表示:

Virtex UltraScale+ HBM FPGA:革命性提升存储器的性能

作者 :Mike Wissolik、Darren Zacher、Anthony Torza 和 Brandon Day

数据中心、有线应用及其它带宽密集型应用所需的性能,远远高于传统的 DRAM 技术。和市场上已有的存储器相比,HBM 存储器在性能、功耗和尺寸上,能为系统架构师和 FPGA 设计人员带来前所未有的优势。

摘要
在过去的十年里,电子系统在计算带宽上呈现出指数级的增长。计算带宽的大幅提升,也显著提高了存储带宽要求,以满足计算需求。这类系统的设计人员经常发现市场上的并行存储器(例如 DDR4)再也无法满足应用的带宽需求。赛灵思支持高带宽存储器 (HBM) 的 FPGA 能够以最低的功耗、尺寸和系统成本提供高带宽,显然能够轻松应对这类挑战。在设计这款 FPGA 的过程中,赛灵思与其他领先半导体厂商一样,选择了业界唯一经过证明的堆叠硅片互联技术(即台积电 (TSMC) 的 CoWoS 集成工艺)。这篇白皮书将介绍赛灵思 Virtex®UltraScale+ ™ HBM 器件如何满足大幅提升的系统存储带宽需求,同时保持功耗、尺寸和成本在限定范围内。

Zynq UltraScale+ MPSoC DDR4 内存接口性能演示

本视频演示了 Xilinx UltraScale+ 产品组合的第一款产品,Zynq UltraScale+ MPSoC,同时还演示了在可编程逻辑中使用 DDR4 SDRAM IP 的内存接口系统的稳健性。视频同时还突出演示了在 2667 Mbps 无差错 48 小时运行的时候的低抖动和充足的余量表现。

DDR4,DDR3,DDR2,DDR1及SDRAM各有何不同?

SDRAM(Synchronous Dynamic Random Access Memory):为同步动态随机存取内存,前缀的Synchronous告诉了大家这种内存的特性,也就是同步。1996年底,SDRAM开始在系统中出现,不同于早期的技术,SDRAM是为了与中央处理器的计时同步化所设计,这使得内存控制器能够掌握准备所要求的数据所需的准确时钟周期,因此中央处理器从此不需要延后下一次的数据存取。举例而言,PC66 SDRAM以66 MT/s的传输速率运作;PC100 SDRAM以100 MT/s的传输速率运作;PC133 SDRAM以133 MT/s的传输速率运作,以此类推。

SDRAM亦可称为SDR SDRAM(Single Data Rate SDRAM),Single Data Rate为单倍数据传输率,SDR SDRAM的核心、I/O、等效频率皆相同,举例而言,PC133规格的内存,其核心、I/O、等效频率都是133MHz。而Single Data Rate意指SDR SDRAM在1个周期内只能读写1次,若需要同时写入与读取,必须等到先前的指令执行完毕,才能接着存取。

内存缓冲是高性能设计过程中的常见处理瓶颈。应用开发人员现已将目光投向了比 DDR3 更高的内存带宽、电源效率及成本降低水平。查看本期的实战论坛,其中电子工程杂志的Amelia Dalton  Xilinx Ehab Mohsen 聊到了将 DDR4  Xilinx UltraScale™ FPGA 相结合可实现的惊人性能优势和功能。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

内存性能在决定整个系统性能上起关键作用,即使是高速的DDR4和DDR3 SDRAM也不例外。赛灵思Vivado设计套件 包括MIG (内存接口生成器),为你基于FPGA的设计创建最优化的内存控制器。

是德科技的朋友在2015年1月13日举办了一期网络研讨会,题目是“深入揭秘超过2400 Mbps的DDR4/LPDDR4”该网络研讨会是关于超过2400Mbps的SDRAM的最新检测和测量技术,借用热力学温标或称绝对温标发明者爱尔兰第一代开尔文男爵(Lord Kelvin)的话,“如果你无法测量,那么你就没法提高。”可见测量是何其重要!

该网络研讨会演讲者是是德科技内存检测产品经理Jennie Grosslight。对于输入、输出和使用高速SDRAM的技巧,我还没见过比Jennie知道的更多的人。每次我跟她谈话或者听她的演讲我总能学到新的东西。

这里可以了解研讨会详细信息:

DDR4能否引领新一轮存储变革?

台湾的DRAM产业曾经是台湾科技界指标性产业,但近几年DRAM的供需市场产生很大的变化。

  2013年美光(Micron Technology Group)并购日本内存大厂尔必达(Elpida)后,全球DRAM生产几乎由前三大公司:三星(Samsung)、海力士(SK Hynix)以及美光所霸占,侥幸存活的少数厂商只能转而帮其他大厂代工,或是改为生产具有市场利基的产品。如今行动装置与物联网重新带动DRAM市场需求,朝向更小、更省电的方向迈进,若能掌握这股新趋势,未来台湾厂商在内存产业还是大有可为。

浅谈DDR4的技术变革与市场趋势

动态随机存取内存(Dynamic Random-Access Memory,DRAM)是常见的内存元件。在处理器相关运作中,DRAM 经常被用来当作资料与程序的主要暂存空间。相对于硬盘或是快闪内存(Flash Memory),DRAM 具有存取速度快、体积小、密度高等综合优点,因此广泛的使用在各式各样现代的科技产品中,例如电脑、手机、游戏机、影音播放器等等。自 1970 年英代尔(Intel)发布最早的商用 DRAM 芯片-Intel 1103 开始,随着半导体技术的进步与科技产品的演进,DRAM 标准也从非同步的 DIP、EDO DRAM、同步的 SDRM(Synchronous DRAM)、进展到上下缘皆可触发的 DDR DRAM(Double-Data Rate DRAM)。每一代新的标准,目的不外乎是针对前一代做以下的改进:单位面积可容纳更多的内存、资料传输的速度更快、以及更少的耗电量。更小、更快、更省电,是半导体产业永不停息的追求目标,当然 DRAM 也不例外。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

当你采用Xilinx UltraScale Al Programmable器件进行印制电路板的设计时,新出版的Xilinx UltraScale架构PCB设计用户指导手册(UG583)会给你提供很多不同的设计建议,页数多达122页。当然不仅仅局限于存储器的连接设计,我发现对于DDR3与DDR4 SDRAM的连接设计也特别的有意思。例如,下面的插图是取自指导手册关于DDR3地址总线和时钟总线设计的说明。

同步内容