ChipScope

FPGA Editor那点事(六)

作者:software FPGA那点事儿

ChipScope作为Xilinx FPGA开发过程中很实用的测试工具为开发者观察内部信号提供了非常大的帮助,但是在开发过程中,如果每次更改要观察的信号都经过综合执行过程生成比特流会十分浪费时间,尤其在比较大的工程中,每次综合执行生成比特流可能会占用半个小时或更长时间。通过FPGA Editor可以直接更改连接到ILA的内部信号,并且快速生成比特流文件,大幅缩短测试时间。方法如下:

ISE ChipScope使用

1. 先在综合中设置保持层次,以便在chipsope中保持原电路代码结构
右键Synthesize->Process Properties..


2. 添加CDC文件,给ChipScope使用
2.1 建立.cdc文件

Xilinx FPGA学习笔记——chipscope 无法观察信号 BUFG

今天开始试着使用chipscope,写了一个简单的流水灯的例程,开始综合布线的时候没有问题,但是加上chipscope 以后,综合就总报错。
第一种情况:用chipscope不可以直接观察全局时钟信号,即BUFG信号-----X

错误如下:
ERROR:Place:1136 - This design contains a global buffer instance,
, driving the net, , that is driving the
following (first 30) non-clock load pins.
< PIN: CLK_OUT1_INV_1_o1_INV_0.A6; >
< PIN: U_ila_pro_0/U0/I_TQ0.G_TW[0].U_TQ.D; >
This is not a recommended design practice in Spartan-6 due to limitations in
the global routing that may cause excessive delay, skew or unroutable

Xilinx FPGA ChipScope的ICON/ILA/VIO核使用

使用ChipScope有两种方式:

第一种,使用CoreInsert,可参考下面链接:
http://blog.csdn.net/rill_zhen/article/details/8115756
http://www.eefocus.com/article/08-11/57630s.html

这种方法可以快速的使用ICON和ILA核,以及ATC2核,而且不必修改原代码。缺点是不能使用其他核,如VIO核。以及用ILA观测信号时,有的可能被综合器综合掉的信号就观察不到了。

第二种,使用Generator的方法,可参考下面链接,是一个Verilog的使用教程。
http://download.csdn.net/detail/sundonga/8284737
http://download.csdn.net/detail/sundonga/8285149

在《ZYNQ-7000使用总结(3)——PS和PL部分配合使用》中我们介绍了一个PS和PL配合使用的例子,在那个例子中我们有加入两个用于调试的IP核:ChipScope AXI Monitor和Chipscope Integrated Controller,这两个IP核用于ChipScope的调试。ChipScope是Xilinx提供的一种硬件调试工具,类似于我们在硬件调试中经常会用到一些逻辑分析仪,这里前一个IP核就相当于逻辑分析仪的探头,可以捕捉AXI总线上的信号;后一个IP和是ChipScope和JTAG的接口,控制AXI Monitor采集信号和给上位机传输数据。关于这两个IP核的配置与连线,前面已经讲过,这里我们以那篇文章里面的例子为例直接开始讲如何使用ChipScope进行硬件调试。

Xilinx ChipScope ICON,VIO,IAL指导手册

主要介绍在使用ChipScope在线调试的时候,所用的三个IP core:ICON,VIO以及IAL。

有关SDK与chipscope联调问题?(已解答)

问题:最近得测试一下自己做的IP核,所以在XPS中添加了Icon和ILA核,通过chipscope来观察自定义IP中的信号变化。在进行下载的时候碰到了问题,由于用chipscope来观察信号,就得利用chipscope Pro来配置FPGA,但是这样的话,.bmm文件不知道怎么编程了,所以microblaze上无法运行测试的软件代码。如果从SDK中进行FPGA编程,能够跑测试代码,但是chipscope Pro就没有反应了,不知道这个问题应该怎么解决专家解答:

【摘要】通过研究视频图像处理和视频图像帧格式以及FIF0缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIF0缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。chipscope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。

近年来,基于FPGA硬件技术的视频图像处理系统被广泛地应用于视频智能监控、智能交通系统、视频采集、跟踪系统等。作为机器视觉的一个重要研究方向,动态目标检测在视频智能监控、智能交通系统等方面得到了越来越多的应用。动态目标检测是视频智能化系统的前提,其目的是从视频图像序列中将变化区域提取出来。对变化区域的有效提取对后续的目标分类、跟踪和行为理解等处理都非常重要。

问题:用chipscope测信号时,待测信号的名称全部变为Dataport,而不是工程中的信号名,这是为什么,如何修改过来?专家答复:导入XX.cdc文件

spartan 3E下载后用chipscope 观察时钟的问题

请问下用DCM进行时钟分频,为什么下载后用chipscope 观察时钟都不对,并且添加clock signal时没有可用的输入时钟信号,如果用代码分频就不会有这问题,求解答多谢

同步内容