Zynq MPSoC

Xilinx APU ,RPU特点及通信

Zynq UltraScale+ MPSoC的PS有以下主要特点:一个四核64位ARM Cortex-A53处理器,带L1和L2级缓存和ECC功能,可单独上电和关电;Cache一致性互联单元为PS和PL提供双向Cache一致性保证;SMMU(系统内存管理)单元用于PS和PL虚拟内存管理;双核ARM Cortex-R5F处理器(带浮点扩展),可运行在锁步模式或独立工作模式

极致奢华,真正全可编程异构SoC开发套件MYD-CZU3EG评测

米尔科技推出的MYD-CZU3EG开发套件搭载的就是UltraScale+ MPSoC平台器件 — XCZU3EG,它集成了四核Cortex™-A53 处理器,双核 Cortex™-R5 实时处理单元以及Mali-400 MP2 图形处理单元及 16nm FinFET+ 可编程逻辑相结合的异构处理系统,具有高性能,低功耗,高扩展等特性,除了这款异构SOC之外,板子还搭载了丰富的接口和完善的开发资料

【案例研究】视频与 AI 加速平台颠覆了数据中心流媒体市场

Aupera Technologies 是数据中心视频处理系统领域的新兴企业。Aup2600 是一种专用分布式视频处理系统,内置 48 个赛灵思 Zynq® UltraScale+™ MPSoC。此外,Aup2600 还提供基于赛灵思 Vivado 环境的完整视频 +AI 软件框架和用于神经网络处理的深度学习处理器单元 (DPU)。

牛!Xilinx囊括AIIA人工智能端侧芯片测评板卡类6项性能冠军

赛灵思今天宣布其人工智能平台Zynq UltraScale+ MPSoC ZCU104 评估套件在中国人工智能产业发展联盟(AIIA)主导的“AIIA DNN Benchmark”人工智能端侧芯片基准测试V0.5版本的第二轮测试测评中,囊括参测7个网络中板卡类6项性能冠军

【分享】MPSoC Linux CCI Cache 同步设计

为了使相关传输被CCI监听,需要设置寄存器lpd_apu的最低两位为1,而且必须在A53处于复位态时设置。我们利用MPSoC BootROM在加载时设置寄存器lpd_apu。
为了用MPSoC BootROM在加载时设置寄存器lpd_apu,需要准备寄存器初始化文件,并且使用寄存器初始化文件创建启动文件boot.bin

Zynq UltraScale+ RFSoC: RF 采样数据转换器的关键参数 - 看看你catch到几个?

近期有大量面向软件定义无线电 (SDR) 应用设计的新型 RF 采样数据转换器被开发出来,但是传统数据转换器使用的参数不能完整地特征化 RF 采样转换器。白皮书将一并介绍传统数据转换器和新型 RF 采样数据转换器的规格,同时提出适用于 RF 采样转换器的参数。

【下载】ZCU104用户指南

ZCU104 评估套件可帮助设计人员为监控、高级驾驶员辅助系统 (ADAS)、机器视觉、增强实境 (AR)、无人机和医学成像等嵌入式视觉应用快速启动设计。该套件采用带视频编解码器的 Zynq® UltraScale+™ MPSoC EV 器件,支持嵌入式视觉使用案例的许多常见外设及接口。

米尔推出首款超高性能Zynq UltraScale+ MPSoC核心板

米尔近期隆重推出首款Zynq UltraScale+ MPSoC平台核心板(及开发板):MYC-CZU3EG。其搭载的XILINX新一代Zynq处理器(具体型号XCZU3EG-1SFVC784,未来可选用XCZU2CG,XCZU3CG.XCZU4EV,XCZU5EV), 采用16纳米制程,相比Znyq7000系列每瓦性能提升5倍

【下载】ZCU102 用户指南 (UG1182)

ZCU102 评估套件可帮助设计人员快速启动面向汽车、工业、视频以及通信应用的设计。该套件具有基于 Xilinx 16nm FinFET+ 可编程逻辑架构的 Zynq UltraScale+™ MPSoC 器件,拥有四核 ARM® Cortex-A53、双核 Cortex-R5 实时处理器以及 Mali-400 MP2 图像处理单元。ZCU102 支持所有可实现各种应用开发的主要外设及接口。

Ultra96 用户指南

Ultra96™ 是一款基于 Arm 技术的赛灵思 Zynq UltraScale+™ MPSoC 开发板,符合 Linaro 96Boards 规范。96Board 是开放平台规范,为开发平台定义了一个标准电路板布局,可供软件应用程序、硬件设备、内核和其他系统软件开发人员使用