Zynq MPSoC

如何使用GDB在MPSoC单板上调试应用层软件

编译PetaLinux时,使能GDB。单板上就会有GDB。zcu106的VCU TRD 2018.2 已经包含GDB。带调试信息编译软件,比如添加-g, 或者-g3开关。对于zcu106的ctrl-sw,在encoder_defs.mk里修改CFLAGS, 添加-g3,得到CFLAGS+=-Wall -Wextra -g3

Xilinx扩展革命性Zynq UltraScale+RFSoC系列,为6GHz以下频段提供支持

赛灵思公司今天宣布其屡获殊荣的Zynq® UltraScale+™ 射频(RF)片上系统(SoC)产品系列再添新品,具有更高射频(RF)性能及更强可扩展能力。新一代器件建立在 Zynq UltraScale + RFSoC 基础产品系列在多个市场的成功之上,可支持6GHz 以下所有频段,从而满足新一代 5G 部署的关键需求

【视频】ZF ProAI 带来的 L4 级自动驾驶体验

本视频演示了运行在赛灵思 Zynq UltraScale+ MPSoC ZU11 性能板上的 ZF ProAI Gen3 平台。该平台是 ZF (采埃孚公司)与赛灵思联合开发。赛灵思处理器为 ZF 平台带来了低延迟、高性能的 AI 计算

Xilinx ZYNQ UltraScale+系列连载[第二篇]器件概览

Zynq UltraScale+MPSoC系列器件共有四个大的系列,分别是CG系列、EG系列和EV系列,其中EG系列和EV系列提供汽车级和军品级器件。相较与上一代ZYNQ-7000产品,器件性能优越性主要体现在:

Xilinx ZYNQ UltraScale+系列连载之写在前面

FPGA 是可编程芯片,因此FPGA 的设计方法包括硬件设计和软件设计两部分。硬件包括 FPGA 芯片电路、存储器、输入输出接口电路以及其他设备;软件即是相应的 HDL 程序以及最新非常流行的基于高层次综合的程序方法

借助Zynq UltraScale+ RFSoCs缩短设计周期同时最小化风险

当面对一个项目计划时,你最后一次听到“需要多长时间就花多长时间”或者“如果第一次不成功,不要担心,你总能搞定的”这些话大概是什么时候的事?很可能从来就没有过。随着FPGA变得越来越强大,处理的任务范围也越来越广,缩短设计周期并且最小化风险变得前所未有的重要

什么是 EdgeBoard 终端计算加速方案?

深度学习软硬一体化加速方案,具备模型剪枝&量化加速工具,能将原始模型性能提升 4 倍以上。高性能的加速引擎提供 2.4Tops 的强大 AI 算力,完整的嵌入式参考设计,便于硬件产品的结构设计及二次开发。AI 硬件产品通过集成 EdgeBoard,可大大提升终端设备 AI 推理能力。

Xilinx 助力百度大脑加速 AI 终端应用

EdgeBoard 是百度打造的基于赛灵思技术的从订制化需求到终端计算加速的一站式解决方案,支持企业轻松开发出高性能的 AI 硬件。开发者可以直接采用百度已经完全配置好的方案马上上手,也可以作为百度大脑 AI 硬件平台计划的一部分进行配置和定制

Zynq UltraScale +系列之“USB接口设计”

本文主要介绍Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计。

想用 FPGA 或 SoC 却不知道如何开始?从 Xilinx 开发的入门级开发平台开始吧!

如果您有一个好创意,但却对于将要使用的软硬件知识没多少概念,怎么办? 马上报班一项项开始学习,还是想办法找到一个简单易用并合适的工具?