波束形成

4DSP白皮书 — 可提高波束形成性能的FPGA

本文 (PDF) 介绍 Xilinx 与高性能模拟收发器相结合的 Virtex-7 等 FPGA 怎么会是无线电信与 RADAR 应用中波束形成的理想选择。FPGA 不仅可提高算法性能,而且还可降低功耗,因为可执行自适应波束形成过程中使用的高并行浮点运算。

相控阵三维声呐信号采集与处理系统

摘要:高精度三维成像声呐的实现需要完成大规模信号同步采集和海量数据并行计算,为此,提出基于现场可编程逻辑门阵列的并行计算系统。在使用同源时钟的前提下,利用Spartan-3 对平面阵2304 路换能器信号进行同步采样,通过离散傅里叶变换降采样以减小采样数据规模,采用Virtex-5 重新计算换能器权重以降低运算量,使用分步的波束形成算法以减小系统所消耗的存储器规模,同时在PC 上实现三维图像实时显示。实验结果证明了该系统的可行性。

1 概述
高精度三维成像技术是目前水声设备研究的重要创新领域,在海底勘探、沉船打捞、海洋研究等领域都有重要应用。目前研制高精度三维声呐成像系统需要克服的关键技术难点在于大规模换能器数据的同步采集和海量数据的并行计算所带来的巨大的硬件开销[1]。为此,文献[2]提出使用稀疏矩阵换能器阵列,对平面阵内不同索引号的换能器进行权重分配,对权重为0 的换能器做忽略处理从而减少前端信号采集通道和后端的数据运算量。从减少波束形成过程中参与并行运算矩阵的大小出发,文献[3]提出将大阵列进行多子阵划分,通过换能器发射机和接收机做一定的匹配设计,使用波束多级合成的办法形成最终的波束,也能做到减少运算量。

水下三维场景实时成像系统

摘 要:针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列(FPGA)的水下三维场景实时成像系统。采用FPGA 阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC 控制系统,最终由主控PC 完成三维图像实时显示。实验结果表明,该系统能够在水下200 m 的范围内实现分辨率为2 cm 的三维成像,三维图像刷新率可达20 帧/秒。

1 概述

近年来,随着人们对海洋资源的不断需求与开发,水下探测技术得到了飞速发展。人们对海洋的主要探测手段是声波,即声纳技术。因此,利用声纳进行水下探测成为了当今海洋研究的重点课题。然而,大部分声纳系统都是通过声波来判断有无声纳目标,以及目标的方位和距离。目前,国内外在海底三维声纳成像技术方面已经取得了一定的成果[1]。例如:美国RESoN 公司开发的新一代数字声纳SeaBat8125,欧洲共同体和挪威共同开发的Echoscope系列三维声纳,美国的海洋工业公司开发的双频识别声纳以及美国的Farsounder 公司开发的三维前视声纳[2-3]。我国三维成像声纳也得到一定的发展,中科院声学所、715 所和哈尔滨工程大学等单位等都研制了三维声纳成像系统的试验样机并发表了相关论文[4]。但这些声纳成像技术大多基于二维映射三维图像,或者小范围的慢速三维成像,成像效果不佳,实时性太差[5]。

同步内容