SDAccel

精品课程:使用 SDAccel 环境开发 AWS F1 应用

课程对象
对快速为软件系统添加硬件加速感兴趣的任何人。

必备条件
Xilinx FPGA 架构的基础知识
熟悉 C 语言编程
熟悉 OpenCL API 编程
使用 SDAccel 环境加速 OpenCL 应用的课程或同等学习过程

课程说明
本次为期一天的课程的结构有助于亚马逊网络服务 (AWS) F1 实例的设计新手快速理解 AWS F1 设计生成的完整流程。重点是利用这些工具加速系统架构层面的设计和加速器的优化。

软件工具
SDx 开发环境 2017.1

硬件
架构:AWS-VU9P-F1 (Virtex UltraScale+ VU9 FPGA)

获得的技能
完成这次全面的培训之后,您就会知道如何:

  • 采用 SDAccel 开发环境描述亚马逊网络服务 (AWS) F1 实例的开发流程
  • 解释 SDx 开发环境如何帮助软件开发人员集中精力进行应用开发
  • 从 C、C++、OpenCL 或 RTL IP 创建内核
  • 描述 RTL 内核接口需求
  • 作者:闲情逸致

    Kevin Morris创立的Techfocus Media(旗下杂志:EE)公司是一家专业性非常强的技术性杂志公司。创始人Kevin Morris是FPGA业内公认的专家,并且公司吸引了一大批专业的技术人员,分析目前电子行业,特别是FPGA领域的前沿资讯。FPGA的蓬勃发展,已经渗透到各个不同领域,比如:通信设备的高速接口电路设计、数字信号处理、SOPC,甚至目前非常火的深度学习等。

    Kevin Morris有关开发环境的分析
    上周,Kevin Morris在EE杂志的网站上发布了一片文章,讲述了目前FPGA开发工具的现状。专业的FPGA设计人员最开始仅仅是在有特定需求时会定制特定的工具,并不乐意使用。而随着客户需求以及专业人士的改进,FPGA工具也在急速的进步,却很少得到行业外设计人员的认可。

    与很多电子设计自动化工具一样,FPGA工具也是由多种软件共同组成。各种OEM公司的主流方式是购买来自第三方的工具,自己再加上一定的配置构成特有的设计工具。然而随着FPGA被应用到越来越多的领域,越来越多的新用户加入到FPGA领域,图形化界面等更便捷的工具便受到更多的青睐和关注。因而,大型的FPGA公司做了非常多的努力,来开发尽可能友好方便的FPGA工具。

    采用C/C++、 OpenCL编程中的下个逻辑步骤

    新型环境让您能够将代码性能最大化。

    作者:Mike Santarini
    赛灵思公司 Xcell 出版物发行人
    mike.santarini@xilinx.com
    Lawrence Getman
    赛灵思公司企业战略与市场营销副总裁
    larryg@xilinx.com

    自从赛灵思在上世纪 80 年代初期开发和推出世界首款 FPGA 后,这些用途丰富的可编程逻辑器件就成为硬件工程师的 MacGyver 万能工具。赛灵思最近发布了SDx系列开发环境(即 SDAccel、SDSoC 和 SDNet),使软件开发人员和系统工程师(非 FPGA设计人员)能够利用赛灵思器件轻松创建自己的定制化软件定义硬件,从而助力更多创意头脑实现非凡的创新技术。

    介绍这些新型环境以及赛灵思及其联盟成员提供的其他软件开发资源之前,我们先来思量一下处理架构的演变及其对软件开发的影响。

    这是软件问题…

    《赛灵思中国通讯》2015夏季刊发布

    《赛灵思中国通讯》第56期赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX)今天发布其屡获殊荣的用户杂志《赛灵思中国通讯》2015年夏季刊(第56期)电子版,封面专题详细阐述了赛灵思AllProgrammable Abstraction(全可编程抽象)战略及最新交付的SDAccel和SDSoC开发环境,以及他们是如何帮助设计团队提高生产力,使系统及软件工程师可以直接对赛灵思All Programmable FPGA和SoC进行编程,乐享赛灵思产品软件智能、硬件优化和任意互联的优势。

    完整的OpenCL、C和C++开发环境,将数据中心的性能功耗比提升高达25倍

    All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出面向OpenCL™、C和C++的2015.1版本SDAccel™ 开发环境。SDAccel是面向系统和软件工程师而打造的SDx™系列开发环境成员之一,可将利用FPGA实现数据中心应用加速的性能功耗比提升高达25倍之多。新版SDAccel™开发环境增强了SDAccel集成开发环境(IDE)的特性,扩展了OpenCL标准合规性,并拥有了一个由SDAccel认证联盟成员所组成的更强大的生态系统,用以提供平台、库和设计服务。

    Xilinx SDAccel和SDNet双双荣膺Lightwave创新奖

    光网络行业高度肯定赛灵思为系统工程师和软件工程师所提供的出色的技术支持,帮助他们充分利用全可编程逻辑和SoC器件的优势

    All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布其SDAccel™和SDNet™软件定义开发环境凭借其出色的技术成就双双荣膺2015年Lightwave创新奖。Lightwave创新奖旨在表彰光网络行业中的顶尖产品和解决方案,所有奖项均由第三方光纤网络专家组成的独立评审团所选出。

    凭借卓越的技术成就,赛灵思SDAccel和SDNet环境在设计工具类奖项中脱颖而出。所有产品都进行五分制打分,得分4分或以上表明评委认为该产品提供的技术特性和性能具有明显本质上的优势。赛灵思每个产品的得分均达到了4.5分。

    Lightwave发行人Tim Hermes表示:“获得4.5分的产品和技术就表示巨大的成功,显然今年的赛灵思赢得了这样的成功。将硬件复杂性抽象出来,帮助软件工程师充分利用可编程技术的优势,这是实现系统开发和差异化设计的关键因素,评委们一致认为这两种开发环境颠覆了传统设计方法。”

    引言
    数据中心运维人员总是不断在寻求更高的服务器性能。目前,他们主要是通过易于编程的多核CPU 和GPU 来开发应用,但CPU 和GPU 都遇到了单位功耗性能的瓶颈壁垒。从事海量数据中心应用开发(如密钥加速、图像识别、语音转录、加密和文本搜索等)的设计人员既希望GPU 易于编程,同时又希望硬件具有低功耗、高吞吐量和最低时延功能。然而,多核CPU和GPU 加速器在可扩展性上存在严重的问题:客户希望用简单的全高度插入式PCIe 开发板作为数据中心服务器的应用加速器。这种开发板经配置可运行高功率图形卡,但客户同时希望功耗不超过25W,以便最大化可扩展性并最小化总功耗。

    此视频演示了SDAccel开发环境在一个标准的X86_64位工作站上运行情况,来展现SDAccel开发环境是如何加速您的设计工作,以及对于OpenCL、C、C++的开发支持情况。该工作站使用了来自Alpha Data公司的ADM-PCIE-7V3 加速卡。

    面向 OpenCL、 C 和 C++ 的 SDAccel™ 开发环境利用 FPGA 将数据中心单位功耗性能提升高达 25 倍。作为 SDx™ 系列的成员,SDAccel 是首个面向 OpenCL、 C 和 C++进行架构优化的编译器,并结合了库、开发板,可在FPGA上实现类似 CPU/GPU 的开发运行体验 。

    SDAccel FPGA将带来至多25倍单位功耗性能提升

    很久没有看FPGA了,本来想继续学习HLS,就上Xilinx的网站看了看。结果发现了SDx 开发环境,很新的一个东西。由于我对这方面了解不多,本篇博文仅仅只是资料的整合和介绍。

    Xilinx官网这样解释SDx:SDx™ 是一种面向系统和软件工程师的开发环境。 SDx 让没有 FPGA 专业知识的系统和软件工程师也能通过使用高层次编程语言,来获益于带有业界标准处理器的可编程硬件的强大威力。SDAccel 是首个面向 OpenCL、C 和 C++进行架构优化的编译器,并结合了#库、开发板,可在FPGA上实现类似 CPU/GPU 的开发运行体验 。

    FPGA的结构,FPGA、GPU、CPU之间的优势劣势在我的FPGA学习之基本结构高层次综合(HLS)-简介中略有涉及,网上也有大量的资料。简单来说,FPGA是一种可编程的器件,采用HDL语言来编写改变其结构。其全并行等特性使得FPGA有极强的计算能力。但FPGA开发是困难的,之前的集成开发环境是ISE,通常采用VHDL或Verilog HDL编写代码。HDL,即硬件描述语言,所以这个时候是和软件工程师没什么关系的(不知道这样说对不对)。

    同步内容