CPRI内核

作者:Duncan Cockburn 赛灵思公司高级设计工程师 duncan.cockburn@xilinx.com
本文将介绍如何优化赛灵思内核以便在CPRI远程无线电头端设计中使用Vivado IPI。

新型基于FPGA的设计使用IP核的数量和种类日趋繁多。Vivado®设计套件中的IP集成器 (IPI)工具和赛灵思通信IP让设计人员能够更加轻松快速地将IP模块连接在一起。

为了更好地阐明IPI方法的强大之处,我们以远程无线电头端(RRH)为例。RRH位于天线附近,构成蜂窝通信网络的一部分。它们通常通过光纤连接至上游的基带收发器站,并可以选择性地连接到下游的更多RRH,从而构成多跳拓扑结构(图1)。文章更多内容

同步内容