赛灵思中国通讯

本期封面故事详述了基于赛灵思继续增强和扩大生态系统以加大 Zynq 的设计在嵌入式视觉以及工业物联网领域当中应用优势。同时,本期杂志还包括了一系列巧妙的设计方法和 “How-to” 技术文章。
《赛灵思中国通讯》第 59 期:Xilinx 扩展生态系统重塑嵌入式视觉、工业物联网(IIoT)系统设计的未来

封面故事:

出色的设计应用:

第 58 期《赛灵思中国通讯》封面报道深入探讨了赛灵思器件在快速发展的、且越来越复杂的医疗设备应用市场中越来越重要的原因。同时,本期杂志还包括了一系列巧妙的设计方法和 “How-to” 技术文章。

封面故事:

Xilinx 帮助客户加速医疗创新技术的上市速度

出色的设计应用:

本期 Xcell 杂志特刊汇集了丰富的内容,庆祝客户们借助赛灵思的 All Programmable 产品在那些真正改变人们的生活的市场领域所实现的更智能的、互联的和差异化的创新。这些市场领域包括智能视频和视觉、汽车驾驶员辅助系统(ADAS)和无人驾驶车辆、工业物联网、5G、SDN 和 NFV,以及云计算等。

本期系列文章:

Xilinx客户塑造美好的未来

面向工业物联网的创新平台设计

基于Xilinx FPGA的可编程城市问世

5G无线技术让您随时随地畅连无阻

云中的机器学习:FPGA上的深度神经网络

作者:David Levi 首席执行官 Ethernity Networks 公司 Vidi.levi@ethernitynet.com

基于赛灵思 FPGA 的可编程COTS NIC 可将 NFV 软件应用性能提升 50 倍。

向网络功能虚拟化 (NFV) 和软件定义网络 (SDN) 的转变代表了近 20 年来最具变革性的架构网络发展趋势。由于 NFV 和 SDN 承诺系统开放性和网络中立性,因此有望给未来的通信网络和业务的成形造成深远影响。

我们 Ethernity Networks 公司正在利用赛灵思器件,率先向市场推出真正开放的、高度可编程的 SDN和 NFV 解决方案。让我们来看一下Ethernity 公司在首次探索 NFV 和SDN 的前景和要求之后,是如何打造其解决方案的。

云中的机器学习:FPGA上的深度神经网络

作者:Nagesh Gupta 创始人兼 CEO Auviz Systems Nagesh@auvizsystems.com

凭借出色的性能和功耗指标,赛灵思 FPGA 成为设计人员构建卷积神经网络的首选。新的软件工具可简化实现工作。

人工智能正在经历一场变革,这要得益于机器学习的快速进步。在机器学习领域,人们正对一类名为“深度学习”算法产生浓厚的兴趣,因为这类算法具有出色的大数据集性能。在深度学习中,机器可以在监督或不受监督的方式下从大量数据中学习一项任务。大规模监督式学习已经在图像识别和语音识别等任务中取得巨大成功。

深度学习技术使用大量已知数据找到一组权重和偏差值,以匹配预期结果。这个过程被称为训练,并会产生大型模式。这激励工程师倾向于利用专用硬件(例如 GPU)进行训练和分类。

重新思考快速宽频ADC中的数字下变频

作者:Ian Beavers Analog Devices公司技术专家 ian.beavers@analog.com

高性能GSPS ADC 为基于赛灵思FPGA 的设计解决方案带来板载DDC 功能

宽带每秒数千兆个样本 (GSPS) 模数转换器 (ADC) 为高速采集系统带来众多性能优势。这些ADC 在高采样率和输入带宽下提供较宽的可见频谱。然而,有些情况需要宽带前端,有些则要求能够滤波并调谐为较窄的频带。

当应用只需要较窄带时,用ADC 采样、处理和传送宽带频谱本身就低效,而且还耗能。当数据链路占用赛灵思FPGA中的大量高速收发器,只为在后续处理中对宽带数据进行抽取和滤波时,就会产生不必要的系统负担。赛灵思FPGA 收发器资源可以得到更好的分配,以接收所需的低带宽并疏导来自多个ADC 的数据。可在FPGA 的多相滤波器组信道器中针对频分复用 (FDM) 应用进行额外滤波。

将SoC平台设计与DSP系统生成器相集成

作者:Daniel E. Michek,赛灵思公司系统级产品营销高级经理, daniel.michek@xilinx.com

Vivado 系统生成器工具能方便地接入平台设计,从而可充分利用开发板接口和处理系统。

FPGA 的应用不断拓展,同时FPGA 设计流程也随之不断演进。我们不再将FPGA 用作简单的胶合逻辑,甚至不再作为信号处理链的核心,用以将IP 与专有后端接口集成。相反,FPGA 正在转变为可编程片上系统,其中包含作为处理器外设的硬件以及在强大APU 上运行的高级软件。这种架构就是我们所说的赛灵思All Programmable SoC。

为了充分发挥这种全新流程的优势,我们需要将设计方法从FPGA 早期的自上而下RTL 转变为以IP 开发和标准化连接(例如ARM® 的高级可扩展接口 (AXI))为中心的自下而上流程。随着接口从定制接口发展为通用接口,我们就可以花更少的精力来验证数据路径与平台设计之间的交互。

全面掌控频域

作者:Adam P. Taylor e2v公司首席工程师 aptaylor@theiet.org

许多应用都要求能够在频域内开展工作。本文将介绍如何处理FPGA设计中的频域问题。

对许多工程师而言,在频域中开展工作不如在时域中开展工作那么自然,可能是因为频率与复杂的数学运算有关。但是要充分发挥赛灵思FPGA解决方案的潜力,您需要在这两个域中自由切换。

令人欣慰的是详细地掌握频域并不像您最初想象的那样令人生畏。不管是您自己设计的定制模块还是市场上现有的IP 模块,都能帮助您轻松转入转出频域。同时在频域中实现高速处理的方法也不乏其数。

使用FPGA优化视频水印操作的OpenCL应用

赛灵思SDAccel 开发环境为内存限制问题提供优化方法

作者:
Jasmina Vasiljevic 多伦多大学研究员 vasilijev@eecg.toronto.edu
Fernando Martinez Vallina博士 赛灵思公司软件开发经理 vallina@xilinx.com

视频流和下载通常会耗掉消费者绝大部分互联网流量,同时也是云计算技术发展的主要推动力。对视频流和下载需求的持续增长,正在驱动视频处理应用迈出专业系统领域,步入数据中心。这一应用模式的转变需要具备快速扩展能力的计算节点来满足视频内容制作和分发的各个不同高计算强度阶段的需求,如转码需求和水印需求。

我们近期使用赛灵思SDAccel开发环境来编译和优化专为FPGA 加速卡采用OpenCL 编写的视频水印应用。视频内容提供商使用水印起到广告和内容保护的作用。我们的目的是设计一种能处理运行在Alpha Data ADM-PCIE-7V3 卡上,吞吐量为30fps,分辨率为1080p 的高清(HD)视频的水印应用。

在低成本FPGA开发板上实现Oberon系统

Niklaus Wirth 教授(已退休)瑞士苏黎世瑞士联邦理工学院(Swiss Federal Institute of Technology)(ETH) wirth@inf.ethz.ch

赛灵思 Spartan-3开发板成为作者改进其软件教育用的Oberon 编程语言和编译器的基础。

1988 年,Jürg Gutknecht 和我一起完成并出版了Oberon 编程语言[1,2],其为我职业生涯早期开发的另外两种编程语言Pascal 和Modula-2 的后续版本。与Modula-2 相比,我们最初设计Oberon 编程语言力求更加精简和高效,以便能够更好地帮助教学人员为计算机科学专业的学生教授系统编程。我们再接再励,于1990 年针对可采用windows 系统和具有字处理能力的工作站开发了Oberon 操作系统(OS),以此作为工作站的现代实现方式。接着,我们出版了一本书,名为《Project Oberon》,详细讲解了Oberon 编译器以及与之同名的操作系统。此外,书中还包括详细的指令和源代码。

同步内容