PlanAhead

请问PlanAhead 支持调用modelsim和Synplify吗?

 

请问PlanAhead 支持调用modelsim和Synplify吗?

欢迎报名参加赛灵思西安地区免费新课程技术研讨会!参会有惊喜大奖!

全球可编程平台领导厂商赛灵思(Xilinx,Inc.)www.xilinx.com亚太区客户培训联同依元素科技公司(E-Elements),以赛灵思最新的客户培训课程,携手在西安举办免费新课程技术研讨会。免费新课程技术培训研讨会内容有"使用7系列产品进行设计","利用PlanAhead(TM)设计分析工具进行高级设计"。
我们诚挚邀请您出席"2011赛灵思(Xilinx)最新课程技术研讨会"。您可亲历现场感受业界尖端技术,更可与到会专家共同探讨数字领域的发展动态。

引爆28nm创新理念,赛灵思三款28nm产品及工具荣膺EDN China 2011年度创新大奖

其中Kintex™-7 FPGA荣获2011年度最佳FPGA奖, PlanAhead™设计分析工具荣获2011年度最佳开发工具与软件奖, ZYNQ™-7000可扩展处理平台荣获2011年度优秀产品奖
2011年12月2日—全球可编程逻辑平台领先供应商赛灵思(NASDAQ:XLNX)今日宣布,赛灵思旗下三款产品荣获EDN China 2011年度创新大奖,其中包括2011年度最佳FPGA 大奖—Kintex™-7 FPGA; 2011年度最佳工具与软件大奖PlanAhead™设计分析工具;以及2011年度优秀产品奖— Zynq 7000 可扩展处理平台。来自电子行业权威专业杂志EDN China 的三大奖项, 见证了赛灵思在28nm工艺节点的领先地位,以及赛灵思为加速产品设计而在芯片和软件创新领域所做出的杰出贡献。

《Xilinx可编程逻辑器件设计与开发(基础篇)》连载44:Spartan-6的应用PlanAhead进行布局规划

10.6 应用PlanAhead 进行布局规划
FloorPlanning 工具是PlanAhead 的一个组成部分,用它可以对FPGA 设计进行分析,首先找到设计中的时序问题或者拥塞的问题,然后再通过使用PloorPlanning 约束,以指导实现工具产生更优的结果。例如,使用LOC 约束可以将Pblock(Phisical Block Region)中的逻辑对象锁定在一个位置或者锁定在一个区域。

赛灵思工具及IP 更新信息(截止到2011年10月)

赛灵思在努力帮助设计人员提高工作效率的同时,不断改进产品、IP 以及设计工具。我们将在此报告自2011 年 7 月起,有关旗舰 FPGA 开发环境、ISE®设计套件以及赛灵思 IP 核的当前最新更新情况。产品更新包括 ISE 设计套件三个版本(逻辑、嵌入式和 DSP)的功能显著增强与新增特性。安装最新的 ISE 工具可以很轻松确保您实现最佳设计结果。ISE 设计套件更新版本可从赛灵思下载中心下载,网址: www.xilinx.com/cn/download 。如欲了解更多信息或下载 30 天免费 ISE 评估版,敬请访问: www.xilinx.com/cn/ise

WP374(1.1 版) - ISE 12中Xilinx FPGA的部分重配置

Xilinx正在改进其IP核与设计工具,以提高Spartan-6、Virtex-6和7系列FPGA的生产率。 PlanAhead™重新设计的全新用户界面不仅提供了RTL到比特流方法的简化流程,还可以实现更快的时序收敛和时序保存。AXI4 即插即用型 IP 套件可以改善设计的重用性并加速产品上市进程。

欢迎参加赛灵思“用PlanAhead 设计和分析工具支持赛灵思基于RTL的FPGA 设计”线上研讨会

  • PlanAhead 设计和分析工具支持赛灵思基于RTL的FPGA 设计
  • 今天距离会议开始还有27天
  • 时间:2011年10月13日 10:00 - 12:00
  • 本网络研讨会将深入探讨 PlanAhead 在赛灵思 FPGA 设计中的使用。我们将指导您如何一步步创建设计,包括使用 RTL 进行设计输入,充分利用赛灵思 IP 知识库,...

赛灵思(Xilinx)最新工具和IP更新信息

-147

赛灵思(Xilinx)努力帮助设计师提高工作效率,不断改善其产品、IP和设计工具。在此我们向您报告旗舰FPGA开发环境——ISE®设计套件及Xilinx® IP——2011年5月的最新更新。产品更新带来了显著改善,并为ISE设计套件的三个版本——逻辑版、嵌入式版和DSP版——加入了新功能。要确保为您的设计带来最佳效果,始终保持您安装的ISE是最新版本不失为一个简单方式。ISE设计套件的更新可在Xilinx 下载中心 www.xilinx.com/cn/download 下载。欲获知更多信息或下载免费的ISE 30天评估版,请访问网站 www.xilinx.com/cn/ise

《Xilinx可编程逻辑器件设计与开发(基础篇)》连载39:Spartan-6的应用PlanAhead进行I/O规划

-113

10.4 应用PlanAhead进行I/O规划

一、 建立I/O引脚规划项目

下面通过一个简单的实例介绍如何创建PlanAhead项目,进行I/O规划。
1. 在PlanAhead的开始界面中单击【Create a New Project】,在弹出的窗口中单击【Next】按钮,出现图10-38所示的新项目窗口。在此窗口中输入项目名和路径。
2. 单击【Next】,出现图10-39所示窗口,选择新项目类型,这里选择【Do not import sources at this time】。

赛灵思 ISE 13.2 设计套件为 Kintex-7 和 Virtex-7 FPGA 提供部分重配置功能,大幅提升工作效率

最新版设计套件可提高Virtex-7 的QoR,增强PlanAhead 功能,并不断推进即插即用 IP 计划
全球可编程平台领导厂商赛灵思公司(Xilinx,Inc. (NASDAQ:XLNX))今天宣布推出最新版 ISE® 13.2 设计套件,为28nm 7系列产品,包括将于近期面世的Virtex-7 VX485T提供支持。同时,最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业界最高密度的 Virtex®-7 2000T 器件的设计性能提高了 25%。最新版 ISE 软件还增强了 PlanAhead™ 设计分析工具的功能,不仅为 Virtex-7 和 Kintex-7 提供部分重配置功能支持,而且其前端到后端综合项目管理环境提高了 Spartan®-6 FPGA、Virtex-6 FPGA 以及所有三个 7 系列产品的设计效率,包括为低成本的 Artix-7 系列提供初期支持。