UltraScale+

视频:通过 4 个信号实现 SEU 解决方案集成

了解如何在 4 根或更少的电线下保护您的 UltraScale+ 配置存储器。本视频将介绍 Zynq UltraScale+ MPSoC 中的处理系统怎么能只使用 4 组信号在可编程逻辑中接入 SEM IP。

您的系统是否有不容妥协的功耗预算和热要求?大多数情况下答案是肯定的!

一般而言您无法随意提升性能,因为这样会导致功耗的不受控制。单位功耗性能是设计系统时最关键的指标之一,这也正是我们设计 UltraScale+ FPGA 和 MPSoC 产品组合的原因。它们能提供远超以往任何工艺节点迁移所带来的价值。 与28nm 7 系列器件相比,UltraScale+ 产品系列可将系统级单位功耗性能提升了 2-5 倍。

在本视频中我们将不仅介绍我们如何做到这个提升,还将介绍设计人员如何灵活地去控制插在相同插槽的同一器件的单位功耗性能。您可通过芯片工艺架构和实现工具来实现。我们的UltraScale+产品组合将台积公司 (TSMC)的16nm FinFET工艺和业界首款ASIC 级可编程架构以及 SmartConnect 技术完美结合在一起,从而实现了最高的单位功耗性能。

演示突出展现了赛灵思实现产业大趋势发展的强大实力

赛灵思于 2015 年 11 月 10 日至 12 日在加利福尼亚州圣克拉拉会议中心举行的 ARM TechCon 2015 大会上通过一系列演讲与演示展示了其业界首款 16nm All Programmable MPSoC(即 UltraScale+ MPSoC)。赛灵思推出的解决方案突出展现了其实现产业大趋势发展的强大实力。

赛灵思的演讲主题包括:

    •解密采用可编程SoC的汽车ADAS防撞系统

Zynq UltraScale+ MPSoC DDR4 内存接口性能演示

本视频演示了 Xilinx UltraScale+ 产品组合的第一款产品,Zynq UltraScale+ MPSoC,同时还演示了在可编程逻辑中使用 DDR4 SDRAM IP 的内存接口系统的稳健性。视频同时还突出演示了在 2667 Mbps 无差错 48 小时运行的时候的低抖动和充足的余量表现。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

采用16nm工艺的Virtex UltraScale+全可编程器件的最多DSP数量是11904DSP48E2 slices。那是一个很大很大的数目。它已经大到足以让我好好地回顾赛灵思全可编程器件里DSP资源的演化。毕竟11904个DSP slices是一个巨大的数目,但是这个数目与前一代FPGA相比如何呢?回到Virtex-4器件的那段时间,我对网上的数据表和产品表做了一些研究。DSPslices的迅速增加清楚的表明了为什么FPGAs已经几乎接管了DSP的繁重任务。传统的DSP处理器根本没有办法集合赛灵思FPGA的大量并行DSP slices的MACs。

回到Virtex-4代FPGA,下面是赛灵思高端和中档器件的数目:

下图是更为直观倾向的数据图表:

2015冬季版 Xcell 杂志现已推出!

Xcell 杂志第 90 期封面报道从系统层面报道了 Xilinx 最新推出的 UltraScale+™ 产品系列FPGA3D IC 及其第二代 Zynq® 全可编程 SoC (Zynq UltraScale+ MPSoC) 以及如果通过28nm 7 系列器件实现 2 

在业界首款全可编程 SoC 基础上,Xilinx 目前正在通过前所未有的高级异构多处理系统实现领先一代的片上集成度与智能性,从而可提供 5x 的系统性能功耗比。Zynq® UltraScale+™ MPSoC 为适当的任务整合了适当的引擎,可提供具有最高级别保密性和可靠性的高灵活、可扩展处理平台。

此次发布的 16nm 全新 UltraScale+ FPGA、SoC 和3D IC 系列,应用涵盖LTE Advanced、早期 5G 无线、Tb 级有线通信、汽车高级驾驶员辅助系统(ADAS),以及工业物联网(IoT)等。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

(摘自最新Xcell期刊

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

对于大多数嵌入式系统来说,根本就没有嫌处理能力太强这种事情。

本周早期介绍的Xilinx Zynq UltraScale+ MPSoC器件族中的11个功能单元以“为任务量身打造模块”的概念引入所需的处理能力。以下块状图展示了 Xilinx Zynq UltraScale+ MPSoC系列中所有可用的元件。


这里可清楚看到 Xilinx Zynq UltraScale+ MPSoC系列中可利用的众多引擎。

同步内容