MPSoC

本文介绍在 Vivado 2016.4 - 2017.2 工具中,在 PetaLinux 和独立操作系统下如何使用 MPSoC 器件运行 USB2.0 标准接口。

使用 Zynq UltraScale+ MPSoC,该 USB 接口就有两个 USB 2.0/3.0 控制器(USB0 和 USB1)。

USB0 和 USB1 都可以在 USB 2.0 中工作,无需使用 USB 3.0 外部 PHY 硬件,也无需在 SoC 处理器配置向导 (PCW) 中更新内部 GTR 设置。

启动 USB 2.0 标准接口,不强制 Vivado 软件启用 USB 3.0 处理器配置向导 (PCW) IP 设置。

这就意味着如果 USB0/1 接口没有使用物理 USB 3.0 接口,就可以禁用 GTR。

在 Vivado 2016.4、2017.1 和 2017.2 版本中,在处理器配置向导 (PCW) IP 设置中禁用或不从 PCW GUI 中选择 USB3.0 GTR 时,USB2.0 就不起作用。

这个问题与 Vivado 软件针对 USB3.0 和 USB2.0 禁用 PIPE3 时钟并将硬件设计 (HDF) 导出至 SDK 软件有关。

这是一个 Vivado 软件设置问题,在 2017.3 版 Vivado 软件中已修复。

免费在线研讨会: MPSoC 视频编解码解决方案

赛灵思全可编程 SoC 产品系列将处理器的软件可编程性与 FPGA 的硬件可编程性进行完美整合,可为您提供无与伦比的系统性能、灵活性与可扩展性。其采用16nm公司的 Zynq UltraScale+ MPSoC 更是可为用户提供64位处理器扩展,同时还集成了实时控制、图形处理等与软硬件引擎相结合。Zynq UltraScale+ MPSoC 中的 EV 产品系列中集成了 Video Codec Unit,可以实时完成 H.264&H.265 视频编解码。针对 VCU,赛灵思为广大开发者准备了 TRD (Targeted Reference Design),帮助您进一步了解和快速上手使用 VCU 。本次研讨会将向您介绍 Zynq UltraScale+ MPSoC VCU 的硬件特点、软件工具、开发流程以及可能的应用场景。

时 间:2017年12月26日 10:00--12:00

这是个什么竞赛?
中国计算机学会计算机视觉专委会(CCF CV)主办。
Xilinx(赛灵思公司),银河水滴科技(北京)有限公司承办。

工业自动化,智能化的市场需求越来越高,视频/图像的处理准确性和速度成为实现高度智能化和自动化的第一步骤。赛灵思 FPGA 在嵌入式视觉领域具有高性能,高实时性的强大优势,同时其软件硬件及 I/O 全可编程的便利性为开发人员提供了强大而灵活的开发平台,因此我们希望通过本次竞赛寻找出那些可以在最短的时间内,更快,更准确,更多地完成视频/图像的智能识别和检测工作的智能开发团!

  竞赛将历时 6 个月,最后采用现场比赛的方式决出名次。

  评委将由学术界和工业界的多位知名专家、学者组成。专家评审团成员不参加与自己相关或所在团队的比赛任务评审,采取回避原则。

谁可以参赛?
全球范围内各高校实验室、研究机构、团体、企事业单位等的人员组成的参赛队伍均可参赛

有啥大奖?
1. 一等奖 1 名
万元奖金以及赛灵思 Ultrascale+ MPSOC (A53+GPU+FPGA) 开发套件;

2. 二等奖 2 名

赛灵思的最新 PUF IP 由 Verayo 提供,能生成独特的器件“指纹码”,也就是只有器件自己知道的具有强大加密功能的密钥加密密钥(KEK)。

您的系统是否有不容妥协的功耗预算和热要求?大多数情况下答案是肯定的!

一般而言您无法随意提升性能,因为这样会导致功耗的不受控制。单位功耗性能是设计系统时最关键的指标之一,这也正是我们设计 UltraScale+ FPGA 和 MPSoC 产品组合的原因。它们能提供远超以往任何工艺节点迁移所带来的价值。 与28nm 7 系列器件相比,UltraScale+ 产品系列可将系统级单位功耗性能提升了 2-5 倍。

在本视频中我们将不仅介绍我们如何做到这个提升,还将介绍设计人员如何灵活地去控制插在相同插槽的同一器件的单位功耗性能。您可通过芯片工艺架构和实现工具来实现。我们的UltraScale+产品组合将台积公司 (TSMC)的16nm FinFET工艺和业界首款ASIC 级可编程架构以及 SmartConnect 技术完美结合在一起,从而实现了最高的单位功耗性能。

如何提升单位性能功耗比?

和 28nm 7 系列器件相比,Xilinx UltraScale+™ 系列 FPGA 及 MPSoC 可将系统的性能功耗比提高 2~5 倍。因而其所实现的价值也远远超过了传统工艺节点升级。观看本视频,您将了解 Xilinx 如何通过以下几点大幅提升单位功耗性能比:

  • FinFET 的性能与功耗优势
  • 下一代布线结构
  • SmartConnect 技术
  • 观看视频了解如何充分利用提升的单位功耗性能比来满足您的特定需求。

    关于Xilinx Zynq UltraScale+ MPSoC的电源管理系统

    作者:Kenshin

    Zynq UltraScale+ MPSoC是Xilinx公司推出的首款真正意义上的All Programmable异构处理SoC,采用新一代16nm FinFET工艺技术,包含可扩展的32位或64位多处理器CPU,用于实施处理图形和视频的专用硬件引擎、先进的高速外设以及丰富的可编程逻辑资源,与基于ASSP的专用SoC解决方案不同的是Zynq UltraScale+ MPSoC能通过灵活的32或 64 位数据宽度的处理系统提供最大的可扩展性,可应用于汽车驾驶辅助与安全系统(ADAS)、有线和无线高速通信系统、工业物联网等领域。

    图1 Xilinx Zynq UltraScale+ MPSoC内部设计模块图

    图1 Xilinx Zynq UltraScale+ MPSoC内部设计模块图

    今天,赛灵思 Zynq-7000 SoC 和 Zynq UltraScale+ MPSoC 迎来一个新的产品系列及三款最新器件!

    新的产品系列被称为Zynq Z-7000S系列,三款新器件分别为Zynq Z-7007S,Z7012S 和 Z7014S。 Zynq Z7000S 三大器件专门针对较小的嵌入式设计, 因此比Zynq 7000 SoC 系列其他成员更小,处理速度也会稍慢 —— 但是这个慢也只是相对而言,这些器件仍然能能像家族中的其他兄弟姐妹一样,提供片上可编程逻辑所拥有的高性能优势。

    全新 Zynq Z-7000S 系列和 其它 Zynq Z-7000 器件系列的不同体现在两大关键特征上:
    Zynq Z-7000S系列器件中,只有一个ARM Cortex-A9 处理器核 (而Zynq Z-7000 SoC 其它成员却拥有双ARM Cortex-A9 处理器核 );Zynq Z-7000S 中的微处理器时钟速率最高 766MHz, 而Zynq-7000 SoC 其它成员的时钟速率可达 866MHz 至 1GHz。
    另一个显著的不同是,三款新的Zynq Z-7000S 成员在片上可编程逻辑资源上比其它Zynq-7000 SoC 成员相对少一些。

    在本视频中,Xilinx 展示了 Zynq® UltraScale+™ MPSoC 如何解决嵌入式视觉及控制系统的设计挑战。为玩 Solitaire 纸牌接龙游戏的机器人手臂提供强大的动力,了解这款单器件如何执行应用处理,如何处理实时任务,如何满足工业应用的苛刻安全要求。了解 Zynq UltraScale+ MPSoC 如何为合适的任务提供合适的处理引擎。

    SDSoC开发环境2016.2版本可以下载了!

    全新版本包括:

    • 相关的用户指南文档,告诉您如何处理直接来自(提供给)定制 IO 的数据
    • 软硬件功能之间更高的通信效率
    • 更快的软硬件事件跟踪与分析
    • 支持 HDMI 与 DisplayPort 的最新 SDSoC 平台,面向 Zynq® UltraScale+™ MPSoC 评估板上的视觉应用
    同步内容