spartan-6器件的电源供电要求如下表示：

同步电路1

当输入脉冲的宽度满足至少有一个时钟周期宽度时使用

• “额外”的触发器用来预防亚稳态

同步电路2

当输入脉冲的宽度可能小于一个时钟周期宽度时使用

• FF1 捕获短的脉冲

• FF2与FF3 完成“同步电路1<

流水线Pipelining

在数据路径直接插入触发器可以增强性能：减少逻辑层数，从而允许更高的时钟频率

在触发器之间如果只有一个逻辑级别，则流水线无法提升性能。

寄存器复制

• 过高的扇出（fan-out）既存在布线的困难，又因为需要保持相同的时序约束而使得最大运行频率减小

• 复制寄存器可减少高扇出的问题：

••••••减少的扇出数量缩短了时钟延时

••••••复制的寄存器可以扇出到片上不同的区域，从而减小布线的复杂度（减小拥塞congestion）

• 另一方面，复制寄存器使得资源占有率增大

• 取

偏移约束Offset Constraints

是从I/O管脚到与时钟信号相关的同步元件的约束（或者相反的方向）；包含了从输入引脚到同步元件与从同步元件到输出引脚的约束路径。

这个程序的基本目的是，检查Uart是否收到了bit流，如果 收到的话，则把收到的数据写回UART发送端口，否则继续执行一个空等待，研究了好久都不明白，把kpsm3 的手册读了一边又一遍，总算折腾出来了，希望对大家有帮助：

rs232_echo:            ; check uart for data
                      ; used to set flags
                      ; nothing, loop again
              &nbs

这个程序的主要目的是执行一个回送测试（loop back test），然后将“Xilinx Rules”这个字符串显示在PC上的超级终端上。

因为只能8位8位的发，所以需要写好多次。

第12章 PicoBlaze 8 位微控制器

PicoBlaze 是一个8 位的微控制器，非常适合于Spartan 系列及Virtex 系列FPGA。还可以用于CPLD，但是需要外部加SRAM 存储器以运行程序。它又被称为常数化的可编程状态机KCPSM（(K)constant Coded Programmable State Machine），之所以这样称呼它，是因为PicoBlaze 非常适合实现复杂的、实时性要求不高的状态机。

一般情况下，实现一个PicoBlaze 微控制器，仅仅需要96 个SLICE（192 逻辑单元）和一个BRAM（Block RAM），最大可以寻址1K 指令空间（每条指令18 位宽）。其性能可以达到44～76DMIPS，取决于其所用的FPGA 及速度等级。
PicoBlaze 可以扩展最多256 个8 位的输入口和256 个8 位的输出口，可以通过这些输入/输出口方便地实现与用户逻辑的连接。另外，它还具有一个中断输入。

PicoBlaze 以VHDL/Verilog 源码提供给用户，占用非常少的资源，不会像51 核等CPU一样停产。而且它完全采用同步设计，容易在各种FPGA 中实现。

12.1 PicoBlaze 特性

PicoBlaze 微控制器框图如图12-1 所示，它的特性介绍如下。

本节将简单介绍在PlanAhead工具中如何应用ChipScope核和分析工具进行逻辑调试与验证。先通过一个向导将ChipScope核插入设计中，选择待测试的网线，并进行例化、连接和综合，最后，导入布局和时序报告，产生位流文件，用ChipScope分析器进行验证。

10.6 应用PlanAhead 进行布局规划
FloorPlanning 工具是PlanAhead 的一个组成部分，用它可以对FPGA 设计进行分析，首先找到设计中的时序问题或者拥塞的问题，然后再通过使用PloorPlanning 约束，以指导实现工具产生更优的结果。例如，使用LOC 约束可以将Pblock（Phisical Block Region）中的逻辑对象锁定在一个位置或者锁定在一个区域。