异构处理器

FPGA和DSP间基于SRIO的高速通信系统设计

作者:陈婷,岳强,汪洋 解放军信息工程大学

摘要: 现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率、低延时的特性被广泛使用。本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信。经测试,该系统具有较高的传输效率。

引言
随着高性能信号处理系统对运算速度、通信速率等要求的不断提高,单独的处理器(如FPGA或DSP)无法满足高速实时信号处理的需求。TI公司的多核DSP处理性能强大,但是并行性不强,难以适应计算异常密集的应用,另外集成性的DSP接口也影响了数据传输的灵活性;FPGA具有极强的并行性,适合密集计算应用,而且可配置I/O和IP核支持多种数据传输接口,但FPGA的内部逻辑资源和存储资源有限,并且开发难度大,实现复杂算法也比较困难。因此,结合多核DSP和FPGA的优势,构建基于异构处理器的信号处理系统成为当前一种发展趋势。异构处理器间的高速通信成为高速信号处理系统[1]的关键问题之一,本文基于SRIO协议设计和实现了DSP与FPGA之间的高速数据通信。

作者 张国斌
今天,全球第一款采用16nm FinFET+工艺的异构多核处理器投片了!这就是赛灵思公司采用台积电16nm 16FF+ (FinFET plus)工艺的Zynq UltraScale+MPSoC,这款异构多核处理器整合了四核ARM Cortex A53处理器、双核ARM Cortex R5处理器,还有ARM Mali-400 MP GPU 和H.265/264 视频编解码单元,并有支持DDR4, LPDDR4, DDR3, DDR3L和LPDDR3 的内存控制器!当然它还有大量FPGA处理单元和大量UltraScale DSP48E2 DSPslices以及硬化的PCIeGen2/Gen3/Gen4 个100G 以太网模块!毫不夸张地说,这是迄今最强大最高级工艺的异构处理器。

16FF+是标准的16nm FinFET的增强版本,号称可比20nmSoC平面工艺性能提升多达40%,或者同频功耗降低最多50%。在次工艺节点上,Cortex-A57大核心能够跑到2.3GHz,Cortex-A53小核心则能做到75mW。

同步内容