Vitis 嵌入式平台创建所需要注意的问题
judy 在 周二, 04/19/2022 - 10:09 提交
Vitis 嵌入式平台创建所需要注意的问题
Vitis 软件开发平台可实现在异构硬件平台上开发加速应用，包括 Xilinx Versal ACAP 等。它可为加速主机、嵌入式应用和混合（主机 + 嵌入式）应用提供统一编程模型。
Vitis
Vitis AI 下载的模型缺少应用
judy 在 周五, 04/15/2022 - 14:52 提交
我用的硬件板卡是ZCU102，从Vitis AI的AI-Model-Zoo中下载了pt_unet_chaos-CT_512_512_23.3G_2.0模型的ZCU102文件，解压后发现只有编译好的.xmodel文件
如何从HLS之外的命令行运行C/RTL协同仿真？
judy 在 周五, 03/18/2022 - 09:55 提交
我想在HLS之外通过命令行使用工具生成的文件来重现C/RTL协同仿真的结果。我应该使用什么文件？我怎样才能调用仿真？
Vitis HLS：C 语言支持
judy 在 周二, 03/08/2022 - 10:15 提交
Vitis HLS 对 C 语言的支持与 Vivado HLS 工具不同。本文描述了Vitis HLS工具的C语言支持能力。
Vitis HLS 2021.1 GUI 中有哪些新功能？
judy 在 周一, 03/07/2022 - 18:08 提交
Vitis HLS 的 2021.1 GUI 中添加了许多新功能。请参阅下面的详细信息。
Vitis AI 2.0 全新发布！
judy 在 周五, 01/28/2022 - 14:20 提交
本篇文章将会介绍新产品特性，具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。
开发者分享 | HLS, 巧用AXI_master总线接口指令的定制并提升数据带宽-面积换速度
judy 在 周四, 01/13/2022 - 17:34 提交
Vitis HLS 在从Vivaido HLS的升级换代中，以axi_master接口为起点的设计正在变得更易上手，其中很重要的一点就是更多的MAXI端口设计参数可以让用户通过指令传达到。这些参数可以分为两类
开发者分享 | Vitis_HLS, 玩转AXI总线突发读写的代码风格-下
judy 在 周三, 12/29/2021 - 10:08 提交
在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-下。
开发者分享| Vitis_HLS, 玩转AXI总线突发读写的代码风格-上
judy 在 周一, 12/27/2021 - 10:54 提交
在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。
Vitis AI RNN用户指南 (v1.4.1)
judy 在 周三, 12/22/2021 - 17:48 提交
本文提供了在Xilinx® 硬件平台上实现循环神经网络（RNN）的操作和参考信息。