BittWare

【视频】基于 Xilinx FPGA 的加速板演示

在 2017 超算大会上,Bittware 公司向大家展示了其基于赛灵思 Virtex UltraScale+ VU9P FPGA 的板上加速技术,其中还包括了与 AWS F1 实例当中相同的功能集。

震惊!服务器I/O带宽竟达到惊人的3.2Tbps!

作者:Sleibso,编译:黑夜 ‎

你相信一台服务器的I/O带宽可以达到3.2Tbps吗?BittWare最新发布的TeraBox 1432D 1U FPGA服务器,一款提供32个100GbE的QSFP 端口,通过它们,带宽可以达到惊人的3.2Tbps。很吃惊,对吧!大家肯定迫不及待地想要了解这是一款什么样的服务器了吧?那就让小编带领大家来揭开它的神秘面纱吧!

Bitware在丹佛SC17 展会上发布了TeraBox 1432D 1U FPGA服务器,如图.1所示,它改自Dll PowerEdge C4130,它带有一个全新的前面板,可以从该公司的FPGA加速器卡中获得32个100Gbe 的QSFP端口(总共3.2Tbps的前面板I/O带宽),新的1U机箱相对于公司以前的4U的产品来说,I/O机架密度增加了一倍。

作者:蒙面侠客

想要自己搭建一个以太网交换机么?想要快速的搭建一个SDN交换器么?想要在VPN集线器、路由器、防火墙以及指令检测系统等方面搞事情么?在硬件开源之风吹来的时代,只要一个有FPGA的平台,以上的功能都能够在你的手上实现。对,给你一个硬件平台,你便能先定一个小目标——实现网络服务器的功能。

在搞事情之初,不妨先看一下搭载有Xilinx公司 Virtex UltraScale FPGAs(VU7P,VU9P,VU11P)的BittWare XUPP3R PCIe board和LDA科技的1U e4 FPGA chassis平台的组合体。平台设计的可以将所有的BittWare XUPP3R的I/O接口连接到QSFP和PCIe接口,还能将高速串行扩展口转接到前面板的48端口,可以看一下实物图,如图1所示。

作者:闲情逸致

背景:
在过去的25年中,Bittware团队已经设计并成功实现了很多关于高端信号处理、网络工作处理以及高性能计算的板级解决方案,同时,这些解决方案的实现不仅可以显著减少技术风险,还可以大大减少OEM客户从设计应用到得到收益的时间。Bittware的产品都是基于最新的专用FPGA技术实现的,同时还支持多种CTOS工业标准,包括PCIe,VPX/OpenVPX,AMC,XMC,以及FMC(VITA 57)等。当用户要求对于不同的板卡支持不同的工业标准卡时,Bittware还可以提供改良的解决方案,并且/或可以为金融服务、数据中心、网络安全、仪器仪表和军事/航天等市场应用做出不同的专用设计。

Bittware的Bittware XUPVV4卡与Viper平台:

大数据时代,如何同时发挥CPU与FPGA的优势?

作者:闲情逸致

背景:
或许,你会认为DPDK(Data Plan Development Kit)是一个应用在网络应用层上的高速数据传输标准;或许,你认为DPDK是Intel制定的一套规格;或许,你认为DPDK在CPU和ASIC界是受限的保密的;亦或许,你都没有听说过DPDK,考虑到它的发展历史,确实很有可能。所以,如果以上的这些假设中有一项是正确的,那么你应该读读下面的内容。

最初,DPDK是一个数据层的库集,后来Intel开发了专门针对Intel X86微处理器的可以快速分组处理NIC(网络接口控制)的驱动,这就是DPDK的前世。而今生的DPDK,在去年四月份,已经成为一个Linux基金项目,并且可以在DPDK.org上看到。

DPDK主要包括以下几个大家常用的主要库:

  • 当需要最小化CPU周期数时(一般小于80)发送和接收数据包;
  • 开发快速分组算法;
  • BittWare带双路QSFP及DDR4的XUPPL4半高PCIe板

    BittWare 的 XUPPL4 是一款基于 Xilinx Virtex UltraScale+ FPGA 的半高 PCIe x16 卡。UltraScale+ 器件可为要求大数据流及数据包处理的系统实现高性能、高带宽与低时延。该电路板提供高达 32 GB 的内存、高级时钟及定时选项,以及两个前面板 QSFP 模块,每个支持达 100 Gbps 速率 (4×25) — 包括 100GbE。此外,XUPPL4 还为高级系统监控整合了一个电路板管理控制器 (BMC),其可显著简化平台集成与管理。XUPPL4 完美整合了所有这些特性,是网络处理、安全、加速、存储、广播以及信号情报等各种数据中心应用的理想选择。

    主要性能和优势

  • 用于智能平台管理的电路板管理控制器
  • 内存:高达 32 GB 的 DDR4 SDRAM,支持 ECC (x72)
  • PCIe x16 接口支持 Gen1、Gen2 或 Gen3
  • PCIe x8 接口支持 Gen4
  • 支持精确时间戳
  • 两个 QSFP28 模块支持 2x 100GbE、2x 40GbE、8x 25GbE 或 8x 10GbE
  • 实用 I/O:USB 2.0
  • 作者:清风流云

    在过去的三十年中,以太网已经发展成为所有行业的统一通信基础架构。每天都有超过三百万的以太网端口在部署,覆盖从FE到100GbE的所有速度。企业和运营商在部署时通常会使用盒式的交换设备和堆叠和高密度机箱式交换机的组合,来应对以太网的不断演进。然而,在过去的几年中,以太网发展态势正在持续改变。随着数据中心以太网部署和创新都在以最快的速度进行着,数据中心的以太网端口部署趋于一致,无论是10GbE、25GbE或50GbE,相同的以太网端口速度通过一个机架架顶(ToR)交换机被部署于每一个服务器上,然后聚集到多个CLOS层。最终目的是将尽可能多的以太网端口以最高的商用速度部署在以太网交换机上,并使其最经济和最节能。连接到ToR交换机的终端是服务器NIC(网络接口卡),它一般是市场上可用的最高速度(目前为10/25GbE,正在向25/50GbE方向发展)。

    今天,25GbE交换机的128个接口正在部署中,在接下来的几年内会到达并超越64x 100GbE。但是,尽管数据中心正在向更高的端口密度、更高的端口速度和同质部署方向发展,但是更低的速度仍拥有广泛市场,比如10GbE继续被使用并仍具有经济效益。数据中心的创新带动更高密度和更高端口速度的发展,但很多细分市场仍需要具备较低端口速度和不同密度的解决方案。

    视频: Xilinx@SC15:UDP协议上的100GbE和25GbE演示

    视频由赛灵思认证联盟成员BittWare公司演示其跑在赛灵思 Virtex UltraScale PCIe (XUSP3S)板上的 UDP协议上的 100GbE 和 25GbE 演示。板载的可编程流量生成器可以允许调节发射参数(例如包尺寸和包间分组延迟...),接收性能检查器可以验证正确性并量测收到的数据吞吐量,速度高达96 Gbps。

    同步内容