DSP

白皮书(WP487):8 位点积加速

UltraScale和UltraScale +器件中的DSP架构通过具有可扩展性能的INT8矢量点积增强了神经网络的卷积和矩阵乘法吞吐量。 借助本白皮书中描述的方法,与传统原生DSP资源的使用相比,吞吐量可以提升1.75到2倍。

在当今复杂的 DSP 应用中,设计人员想要寻求更高的功能性及性能,他们已越来越多地采用可编程逻辑实现硬件解决方案。Xilinx® UltraSCale 和 UltraScale+ 系列 FPGA 可通过各种器件达成设计目标,这些器件专门开发用于满足高性能、低成本及低功耗等特定的市场需求。Xilinx UltraScale 和 UltraScale+ 系列 DSP 设计平台通过降低日程安排风险、实现设计重复利用并引入新的高级设计方法,加快了 DSP 应用的开发进程。

作者:闲情逸致

Annapolis作为可重构计算系统的领导者,主要设计及制造嵌入式商用现成产品技术系统和产品,应用于数字信号处理和高性能嵌入式计算、军事和商业市场。Annapolis开发了名为CoreFire Next和Open Project Builder的革命性图形编程工具,使客户能够利用FPGA的功能来解决最具挑战性的应用。Annapolis以生产世界级的硬件产品而自豪,曾经最大化FPGA实际面积并且优化封装引脚,以达到最大的性能。Annapolis产品设计坚固耐用,可靠,满足苛刻的环境要求。Annapolis采用平衡和模块化设计方法,为OpenVPX和PCIe提供完整的FPGA产品集及生态系统EcoSystem。

四个全新COTS板:
Annapolis在上个月9号左右进行的新品发布大规模的采用了Xilinx Zynq UltraScale + MPSoC。发布了三个适配6U和3U OpenVPX的板卡,以及基于三个Zynq UltraScale + MPSoC系列成员的PCIe板,四个全新COTS板分别是:

FPGA的验证平台及有效的SoC验证方法

作者:张跃玲,张磊,汪健,王镇 北方通用电子集团有限公司 微电子部

摘要: 设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法。利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等。实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率。

引言

最新版 DSP 系统生成器 System Generator for DSP),是设计高性能 DSP 系统的业界领先高级工具,不仅可实现较高层次的设计抽象性,而且还可可通过整合最新模块集、更快仿真以及编译运行时间,将无线电广播算法的开发效率提高 7 倍实现。

基于DSP与FPGA的实时功率谱分析仪

作者:周权1,2,盖淑萍1,2,林楠森1,周基阳1,2,徐声伟1,刘军涛1,蔡新霞1,2
1. 中国科学院电子学研究所,传感技术联合国家重点实验室,北京100190;
2. 中国科学院大学,北京100190)

摘要: 设计了一套实时功率谱分析系统,主要用于信号的实时功率谱分析。采用DSP 浮点芯片TMS32C6713 作为系统的主处理单元,负责进行功率谱分析; FPGA 芯片Spartan xc2s200 为主控制单元,并通过CY7C68013 USB 芯片与基于LabVIEW 的上位机进行通信。为了保证系统的实时性,在DSP 中使用了实时操作系统内核DSP/BIOS. 它提供了抢占式多线程、硬件抽象、与寄存器配置等功能。分别采用频率为25 Hz、100 Hz 的正弦信号对该系统进行标定。

0 引言
功率谱分析在现代工业中有着极为广泛的应用[1 - 3],如石油探测、噪声分析、机床故障判断等。针对许多应用中对功率谱分析的实时性要求,针对工业中常见信号的特征,设计了该系统,该系统在诸多工业应用的功率谱分析中是可以通用的。

将SoC平台设计与DSP系统生成器相集成

作者:Daniel E. Michek,赛灵思公司系统级产品营销高级经理, daniel.michek@xilinx.com

Vivado 系统生成器工具能方便地接入平台设计,从而可充分利用开发板接口和处理系统。

FPGA 的应用不断拓展,同时FPGA 设计流程也随之不断演进。我们不再将FPGA 用作简单的胶合逻辑,甚至不再作为信号处理链的核心,用以将IP 与专有后端接口集成。相反,FPGA 正在转变为可编程片上系统,其中包含作为处理器外设的硬件以及在强大APU 上运行的高级软件。这种架构就是我们所说的赛灵思All Programmable SoC。

为了充分发挥这种全新流程的优势,我们需要将设计方法从FPGA 早期的自上而下RTL 转变为以IP 开发和标准化连接(例如ARM® 的高级可扩展接口 (AXI))为中心的自下而上流程。随着接口从定制接口发展为通用接口,我们就可以花更少的精力来验证数据路径与平台设计之间的交互。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

采用16nm工艺的Virtex UltraScale+全可编程器件的最多DSP数量是11904DSP48E2 slices。那是一个很大很大的数目。它已经大到足以让我好好地回顾赛灵思全可编程器件里DSP资源的演化。毕竟11904个DSP slices是一个巨大的数目,但是这个数目与前一代FPGA相比如何呢?回到Virtex-4器件的那段时间,我对网上的数据表和产品表做了一些研究。DSPslices的迅速增加清楚的表明了为什么FPGAs已经几乎接管了DSP的繁重任务。传统的DSP处理器根本没有办法集合赛灵思FPGA的大量并行DSP slices的MACs。

回到Virtex-4代FPGA,下面是赛灵思高端和中档器件的数目:

下图是更为直观倾向的数据图表:

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

赛灵思公司开发的用于DSP设计的System Generator软件,可以在Vivado和ISE工具集中调用,在FPGA中实现DSP算法,这是一种比HDL语言更简单的一种方式,并且验证算法已经在MATLAB中进行了设计和测试。David Quinn是Nutaq(赛灵思联盟项目的一员)公司的一名工程师,他正在写一系列博客,关于System Generator软件使用的技巧和窍门,集中了它过去几十年的开发经验,到目前为止,已经连载了五篇博客:

Xilinx利用系统生成器升级DSP设计

您可在课程中探索系统生成器工具,并获得开发高级、低成本数字信号处理设计所需的专业技术知识。这个讲述实现 DSP 功能的中级课程重点学习如何利用 System Generator for DSP、设计实现工具和硬件协仿真验证。了解更多 »

同步内容