PAM4

公司演示了FPGA业界首项计划在 7nm 产品应用的112G PAM4 收发器技术,并宣布 Virtex UltraScale+ 系列新增 58G PAM4 FPGA 产品

赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX)),今天宣布在 2018 年美国光纤通讯展览会及研讨会(OFC 2018)上展示了其在光纤网络上的技术领先优势。公司通过FPGA 行业突破性的 112G PAM4 光纤网络电气信号传输技术的首次演示,以及 16nm Virtex® UltraScale+™ 系列新增带有 58G PAM4 收发器器件系列的宣布,让与会者一睹了未来网络技术的风采。

云服务和5G 的推出驱动数据流量大幅增长,这为满足网络中迅速增长的带宽需求带来了挑战。要想以高性价比满足带宽需求,路由器和交换机的线路卡端口密度、光学标准的演进发展以及光学网络带宽升级都是面临的主要约束。向58G和112G收发器的过渡,是在相同的现有空间上实现400G和800G+数据速率的重要一步。

112G PAM4技术演示—赛灵思定义新一代产品性能

了解 Xilinx 如何将 58Gb/s PAM4 收发器集成在 16nm Virtex UltraScale+ 产品组合中。这些最新器件基于业界领先的高端 FPGA,可在现有基础架构上为数据中心互联、5G 基础架构及网络、以及测量测试应用提供两倍的带宽,从而可为新一代基架、光产品及高性能互连实现无缝迁移。

实现优化PAM4印刷电路板

作者:Chang Fei Yee,是德科技(Keysight)

随着物联网(IoT)和5G行动宽带应用的兴起,预计总体数据流量将会迅速增长,400G以太网络(400GbE)作为新一代有线通讯标准,能够有力支持这一趋势。在400GbE通讯的实施中,其电气接口在8信道上传输4电平脉冲幅度调制(PAM4)讯令。每信道50Gbps,总共8个信道结合起来,使以太网络的总带宽可以达到400Gbps。IEEE802.3bs定义了使用50Gbps(即25GBaud)PAM4讯令的400GbE的电气规范。

PAM4具有4种数字幅度电平,如图1所示。与NRZ相比,PAM4的优势是每个电平或符码都包含两个信息bit,在相同的波特率下,吞吐量是NRZ的两倍。

图1 NRZ与PAM4的对比。在相同的波特率下,PAM4的吞吐量是NRZ的两倍。

Xilinx演示56G PAM4收发器技术

在这段视频中,我们将向您展示业界首款可编程器件上运行的 56G 收发器 的实际效果。PAM4 信令协议,这一前瞻性的技术通过在 不增加每比特功耗和成本 的前提下,扩展 50G、100G、400G 以及端口密度等方式驱动下一波的以太网发展。

Xilinx 56G PAM4 演示视频

业界领先的收发器技术
为帮助推进新一轮以太网部署,Xilinx 已经开发出基于 FinFET+ 的可编程器件运行 56Gb/s 收发器。全新架构:

  • 以 50G+ 线路速率突破数据传输的物理极限
  • 采用新一代均衡技术,最大程度减少通道损耗
  • 支持芯片间、模块、直接附加线缆以及背板通信
  • PAM4 调制是前进的道路

    Xilinx演示56G PAM4收发器技术迎接下一代以太网部署

    定位于下一代高密度 400G 和 Tb 接口;支持下一波以太网部署

    赛灵思公司今天宣布运用四级脉冲幅度调制 (PAM4) 传输机制并采用 56G 收发器技术开发了一款16nm FinFET+ 可编程器件。针对下一代线路速率,PAM4 解决方案是业界公认的最具可扩展性的信令协议,其能够将现有基础架构的带宽提升一倍,从而助力推动新一轮光互联和铜线互联以太网的部署。

    赛灵思正在推广与展示超越一般PM4可用性的 56G 技术创新,协助培训供应商和生态系统成员,使其为相关技术转型做好准备。

    赛灵思公司 SerDes 技术部副总裁 Ken Chang 指出:“我们的客户早已翘首期盼如何加速下一代应用,这让我们认识到现在必须提升大家对 56G PAM4 技术解决方案的认知度,从而帮助他们更好地推进自身设计转型。我们也很高兴能够藉此展示我们的技术。”

    同步内容