PAM4收发器

业界领先的 Xilinx 58G PAM4 技术演示

为帮助推进新一轮以太网部署,Xilinx 将 58Gb/s 收发器集成于其 16nm FinFET+ Virtex UltraScale+ FPGA 系列。全新收发器架构具有以下优势:

  • 以 50G+ 线路速率突破数据传输的物理极限
  • 采用新一代均衡技术,最大程度减少通道损耗
  • 支持芯片间、模块、直接附加线缆以及背板通信
  • PAM4 调制是大势所趋

    PAM4(或 4 级脉冲幅度调制)被公认为是目前实现新一代线路速率的可扩展性最高的多级信号协议,而且 Xilinx 正在通过光学互联网论坛 (OIF) 及电气电子工程师协会 (IEEE) 帮助推动 58G PAM4 标准化工作的发展。

    为实现新一代以太网铺平了道路

    云计算、工业物联网以及软件定义网络应用等都将继续加速和推动对无限带宽需求的发展。最新收发器架构将帮助各大厂商:

  • 在现有基础架构上让带宽翻番
  • 扩展 50G、100G、400G 端口以及太比特接口
  • 评估用于开发其新一代解决方案的技术
  • 新一代标准化线路速率是满足这些不断提高的带宽需求的关键

    公司演示了FPGA业界首项计划在 7nm 产品应用的112G PAM4 收发器技术,并宣布 Virtex UltraScale+ 系列新增 58G PAM4 FPGA 产品

    赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX)),今天宣布在 2018 年美国光纤通讯展览会及研讨会(OFC 2018)上展示了其在光纤网络上的技术领先优势。公司通过FPGA 行业突破性的 112G PAM4 光纤网络电气信号传输技术的首次演示,以及 16nm Virtex® UltraScale+™ 系列新增带有 58G PAM4 收发器器件系列的宣布,让与会者一睹了未来网络技术的风采。

    云服务和5G 的推出驱动数据流量大幅增长,这为满足网络中迅速增长的带宽需求带来了挑战。要想以高性价比满足带宽需求,路由器和交换机的线路卡端口密度、光学标准的演进发展以及光学网络带宽升级都是面临的主要约束。向58G和112G收发器的过渡,是在相同的现有空间上实现400G和800G+数据速率的重要一步。

    112G PAM4技术演示—赛灵思定义新一代产品性能

    视频:Xilinx@OFC2017:56G PAM4收发器性能

    本演示展示了赛灵思采用 16nm FinFET 工艺的新型 56G PAM-4 收发器测试芯片如何为背板和 LR 应用提供优化性能。

    视频: Xilinx 56G/58G PAM4 收发器性能演示

    实例演示赛灵思的 56G/58G PAM4 收发器性能。

    同步内容