50T-FPGA

Artix-7-50T EVM 试用日志(三)——MicroBlaze测试DDR3

我们在平常的调试过程中尤其在进行大批量数据处理时,经常需要缓存大量的数据,虽然较高级别的FPGA都用于大量的片内BlockRAM,但是在算法较为复杂时,BlockRAM依然显得捉襟见肘,外置的SDRAM容量大成本低,为FPGA扩容提供了良好的平台。Xilinx系列FPGA随软件拥有免费的SDRAM控制器,可以很方便的让用户对FPGA进行缓存扩容,而不用费神于如何控制SDRAM的读写时序和自刷新等繁杂的操作。

我们手中这块A7-50T的开发板上便集成了位宽为16bit,容量位256MB的DDR3-SDRAM。这次我们就着手测试一下开发板的DDR3存储。

测试内容为将DDR3扩展为MicroBlaze软核的存储空间。这样不但省掉我们用HDL语言去编辑整个用户时序,还可以在生成MicroBlaze软核时配置较小的片上缓存,而将较大的程序空间分配如DDR3内,从而可以节省出有限的片上缓存空间用于数据接口的缓存。

测试步骤:
1. 新建一个工程,在其内部新建一个Block Design,将我们需要的IP核加入到Block Design中,分别为UART核和MIG,新建完工程如图1。

安富利陈志勇博士出的试用题目:
通过以太网口,PC把一幅图片传给FPGA,FPGA做处理后再回传给PC做显示。这样可以实现算法验证,并且可以比较基于PC纯软件处理,和FPGA硬加速处理的时间。图像处理?比如:滤波,旋转,识别分析等。

实验内容:搭建基于Microblaze的嵌入式系统,添加以太网口、串口、DDR3等外设驱动,通过建立TFTP使得PC与FPGA嵌入式系统实现文件互传。至于图像处理,下回细说。
软件环境:VIVADO/SDK 2015.2
硬件平台:Artix-7 50T FPGA 开发套件

(一)硬件平台/Microblaze设计
根据安富利开发套件提供的demo/7A50T_EthernetLite_LwIP_VIV2014_2来搭建自己的硬件平台。
先将 IPI_solution.zip解压出VIVADO 2014.2的工程文件,并用笔者的VIVADO 2015.2打开。该工程文件可以直接使用,用VIVADO 2015.2打开之后相关IP需要进行升级。

前言:之前笔者的试用博文提到安富利这块板子非常适合MicroBlaze开发,同时网上关于MicroBlaze的资料非常少(或含糊不清),没有一篇能完整介绍VIVADO SDK的设计流程,所以笔者带来这篇博文以供参考。

实验平台:Avnet-Artix-7 50T 开发套件/其它硬件也可以
EDK:Vivado 2015.2
SDK:Xilinx SDK 2015.2

实验内容:创建一个简单的MicroBlaze,实现板上LED流水灯和串口功能。

实验步骤:
(一) EDK部分
1. VIVADO下创建一个空工程。
2. IP Integrater -> Create Block Design
3. 框图内添加IP,such as MicroBlaze IP。使用Avnet-Artix-7 50T 开发套件双击Board
中器件即可。非该套件使用者,需要右击Diagram->ADD IP ->AXI Uartlite |AXI GPIO。需要双击IP设置对应波特率和GPIO_LED的位数。

硬件环境:7A50T
软件环境VIVADO2014.04
项目内容: 7A50t LWIP应用测试

备注:在跑第二个例子的时候,遇到问题“XMD既不是内部命令也不是外部命令”,此问题纠结了一周多,最后在重新安装软件之后问题成功解决,下面是LWIP应用程序的详细测试步骤。

一. 下载程序:
1 . 开启串口,设置波特率,8位uu,1位停止为何无奇偶校验和流控制,在demo文件夹下打开命令提示符窗口,输入“demo_raw_apps.bat", uxiatu所示:

2. 如下图所示,程序下载成功

Artix-7 50T FPGA试用笔记(二)/DSP48E1

前段时间一直在帮本科生做电赛,需要用到FPGA笔者作为学长责无旁贷去帮忙,耽误了更新,抱歉。为了表现笔者的诚意,今天拿出干货——DSP48E1的使用,全程高能不要眨眼。

安富利的陈博士出的试用题(1):使用DS48E1的SIMD功能实现四路并行12位加法”,要求数据从不同的DSP48端口进去。

评分标准:
1)使用Vivado 仿真通过
2)使用7A50T板子,使用Vivado硬件实现且记录波形,或者,使用Matlab sysgen硬件仿真,或者其他硬件实现方式且有硬件结果

软件环境:
VIVADO 2015.2
System Generator 2015.2
MATLAB 2014b
WINDOWS 7-64bit

1.原理分析
我们先看下DSP48E1到底是个什么样的东西,知己知彼。

图1  DSP48E1结构框图

试用笔记:7A50T---以太网口(1)

引言
以太网口是在FPGA上比较常用的接口,在AD采样系统中常常将AD采样的数据通过高速的ethernet发送给上位机。因此我的第一篇试用笔记就是将Avnet_7A50T开发板的以太网口按照官方的教程配置使用起来。

题目介绍
安富利陈志勇博士出的试用题目:
1、使用DS48E1的SIMD功能实现四路并行12位加法”,要求数据从不同的DSP48端口进去。

评分标准:
1)使用Vivado 仿真通过
2 )使用7A50T板子,使用Vivado硬件实现且记录波形,或者,使用Matlab sysgen硬件仿真,或者其他硬件实现方式且有硬件结果
2、通过网口,PC把一幅图片传给FPGA,FPGA做处理后再回传给PC做显示。这样可以实现算法验证,并且可以比较基于PC纯软件处理,和FPGA硬加速处理的时间。至于具体做什么图像处理,比如:滤波,旋转,识别分析等都可以,参加者可以自由选择。

系统框架

Artix-7 50T 入门级FPGA试用笔记(一)/初探

作为Xlinx-FPGA的学习者,学习之路颇为坎坷。在感慨Xilinx高大上的同时不得不吐槽真贵,特别是好的开发板(在这里真诚感谢xilinx电子创新网提供的试用板)。同时高冷的Xilinx在学习上也没有像Altera那样浩如烟海的资料,不过笔者也是秉着千帆过尽终不悔的精神坚持至此,不忘初心,方能始终!

图1

图1

感谢大家对本次活动的支持。活动于5月13号开始申请,收到了80名工程师的申请表,经过严格筛选,选出以下6名工程师试用Artix-7开发板:

序号 姓名 项目名称
1 马猛 基于Artix-7 50T FPGA  VFD驱动控制系统设计
2 寇福东

Artix-7 50T开发板“i分享”活动培训通知

尊敬的工程师朋友:

您们好,为了让各位更了解 Artix-7 50T 这块板卡的功能,以及一些典型应用方向;我们特邀安富利资深高级应用工程师为您们在线讲解该板卡,并接受在线答疑。

电脑连接WebEX平台观看演示,该平台需要电话拨入会议。

答疑时间:5月27日 14:00 – 15:00

日程安排
14:00 – 14:10 培训开始,安富利专家介绍50T板卡功能;
14:10 – 14:20 50T 板卡应用方向指导
14:20 – 14:30 活动要求说明
14:30 – 15:00 在线答疑

参与方式:

对该培训感兴趣者,请提供您的姓名,公司名,邮件地址,电话(用来拨入WebEX会议的电话)至 Judy@eetrend.com ,我们会在周五上午11:00把培训会议邀请码发到您的邮箱。

同步内容