FSL总线

利用Xilinx FSL总线自定义IP核(下)

基于FSL总线的IP核定义好之后,下面开始添加IP核
首先hardware——>configure coprocessor 选择刚才定义的led_ip,点击add
如果是第一次添加FSL总线,会弹出一个警告,警告会在后面去除,先点OK或者yes。

到ports栏,展开led_ip_0 右击led 选择 make external 然后会在上面external ports看到 led_ip_0_led_pin 是最终要输出到led灯的。

利用Xilinx FSL总线自定义IP核(上)

一、创建IP核
首先打开XPS,建立一个工程之后(选择AXI总线),建立工程之后,点击project——>creat and import peripheral wizard界面如下:以点亮一个led为例

点击next 选择creat templates for a new peripheral

next,默认选择 to an XPS project

next,取名为led_ip。版本号也很重要,最初为1.00

门光子计数器是量子光学实验中单光子探测常用的数据采集设备,用于收集单光子探测器探测到的单个光子信号。由于不同的场合需要用到不同的计数模式,商用的计数器往往难以满足具体的需求,或者造成采集效率低下。系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构,该架构能够灵活的添加不同的计数功能,并通过统一的FSL总线和Microblaze CPU与PC通信。在该架构的基础上实现了针对量子单自旋调控实验中常用的计数模式。系统所采用的设计和实现方式可以推广到其他光子计数需求中,并具有较低的设计和生产成本。

FSL总线IP核及其在MicoBlaze系统中的应用

引 言  

随着半导体制造工艺的发展,以FPGA(现场可编程门阵列)为代表的新一代可编程逻辑器件(PLD)的逻辑资源密度不断增加,使得可编程技术很自然地就与系统芯片集成技术(SoC)的结合日益紧密,并逐步成为可配置平台技术(configurable platform)的主流。

同步内容