EXOSTIV-Probe

如何利用创新FPGA调试工具,缩短除错周期

相信每一个电子工程师在项目开发的过程中都不可避免的要进行方案的调试,除了仿真调试之外,我们还必须进行实际硬件调试才能确保功能的正常。

目前高速设计和大规模FPGA调试的问题 :
1、 FPGA容量越来越大,设计越来越复杂,速度越来越快,这传统调试方案显得越来越捉襟见肘
2、 使用逻辑分析仪时,会占用太多的FPGA I/O接口,
3、 使用嵌入式逻辑分析IP(ILA)又会消耗宝贵的FPGA逻辑资源

缩短关键点 | 更长时间的信号观察很重要

缩短关键点 | 更长时间的信号观察很重要

高速FPGA设计方案调试利器:EXOSTIV Probe

作者:Steve Leibson,编译:stark

相信每一个电子工程师在项目开发的过程中都不可避免的要进行方案的调试,除了模拟调试我们还必须进行真机调试才能确保功能的正常,通常我们采用的调试方法分为两种:第一种是使用硬件逻辑分析仪,第二种是采用嵌入逻辑分析IP,通过JTAG连接开发IDE进行调试,但是随着FPGA设计越来越复杂,速度越来越快,这两种方案显得越来越捉襟见肘,逻辑分析仪会占用太多的FPGA I/O接口,嵌入式逻辑分析IP又会消耗宝贵的FPGA逻辑资源,因此Exostiv Labs公司推出了新型的调试工具EXOSTIV Probe。

图1:传统FPGA调试方案:硬件逻辑分析仪和嵌入式逻辑分析IP

图1:传统FPGA调试方案:硬件逻辑分析仪和嵌入式逻辑分析IP

同步内容