SDRAM

作者:stark

众所周知FPGA的硬件资源被划分为若干个不同的bank,Xilinx一些高端的FPGA器件由22个甚至更多个bank组成,这样设计主要是为了提高灵活性。FPGA的I/O支持1.8V、2.5V和3.3V等多种电平输入输出,为了获得这些I/O电平,就需要在对应bank的供电引脚输入对应的电源电压,这样就节省了很多总线转换器。

Flash是一种具有电可擦除的可编程ROM存储器,掉电内容不会丢失,按接口可以分为两大类:并行Flash和串行Flash,并行Flash存储量大,速度快;而串行Flash存储量相对较小,但体积小,连线简单,可减小电路面积,节约成本。SPI Flash是内嵌SPI总线接口的串行Flash,它比起传统的并行总线接口Flash,节省了很多的I/O口资源。

SDRAM(Synchronous Dynamic Random Access Memory,同步动态随机存储器)也是FPGA设计中经常采用的内存器件,掉电后不能保存数据,功耗也比较大。因此Flash用于保存FPGA系统启动所需的配置文件,SDRAM则用于系统的数据的缓存,所有程序的运行都在内存中进行,速度快。

基于FPGA的DDR3 SDRAM控制器的设计与优化

宋明,赵英潇,林钱强 (国防科学技术大学电子科学与工程学院,湖南长沙410073

摘要:为解决超高速采集系统中的数据缓存问题,文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核进行了DDR3 SDRAM控制器的编写,分析并提出了提高带宽利用率的方法。最终将其进行类FIFO接口的封装,屏蔽掉了DDR3 IP核复杂的用户接口,为DDR3数据流缓存的实现提供便利。系统测试表明,该设计满足大容量数据缓存要求,并具有较强的可移植性。

 随着宽带雷达技术的发展,超高速和宽带采样已成为基本要求[1],超高速采集系统需要相匹配的数据缓存设计,DDR3 SDRAM是当前最常用的高效方案[2-4]。

基于FPGA的ITU-656标准视频解码及存储系统设计

作者:王水鱼,李艳婷 2016年微型机与应用第07期

摘要:本文主要从视频图像采集系统出发,针对基于FPGA视频采集系统中需要实时显示和高效存储视频数据的问题,设计了视频解码和SDRAM存储模块。在整个系统中使用CCD摄像头将采集到的模拟信号经解码芯片ADV7181B解码后,转换为数字信号,并使用乒乓存储方法存储在SDRAM中,以方便提供给后期其他操作。在分析了视频解码及SDRAM的基本原理和主要参数的基础上,利用Verilog语言实现了将有效视频数据分离出来并串行输出,同时也将图像分辨率调整为符合VGA显示的像素大小。另一方面通过乒乓缓存也保证了实时性、高速度的数据存储。最后,经过Modelsim仿真验证,证明了本设计的有效性。

0 引言

DDR4,DDR3,DDR2,DDR1及SDRAM各有何不同?

SDRAM(Synchronous Dynamic Random Access Memory):为同步动态随机存取内存,前缀的Synchronous告诉了大家这种内存的特性,也就是同步。1996年底,SDRAM开始在系统中出现,不同于早期的技术,SDRAM是为了与中央处理器的计时同步化所设计,这使得内存控制器能够掌握准备所要求的数据所需的准确时钟周期,因此中央处理器从此不需要延后下一次的数据存取。举例而言,PC66 SDRAM以66 MT/s的传输速率运作;PC100 SDRAM以100 MT/s的传输速率运作;PC133 SDRAM以133 MT/s的传输速率运作,以此类推。

SDRAM亦可称为SDR SDRAM(Single Data Rate SDRAM),Single Data Rate为单倍数据传输率,SDR SDRAM的核心、I/O、等效频率皆相同,举例而言,PC133规格的内存,其核心、I/O、等效频率都是133MHz。而Single Data Rate意指SDR SDRAM在1个周期内只能读写1次,若需要同时写入与读取,必须等到先前的指令执行完毕,才能接着存取。

2014就快过去了,你知道你的SDRAM在哪里吗?它将会有什么变化?

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

上周在X-fest San Jose大会上,我参加了四个技术座谈会,第一个就是关于存储器接口和FPGA的,尤其是Xilinx的UltraScale系列FPGA。这次座谈会上有很多关于SDRAM的有价值的资料。Bryan Fletcher是Avnet(安富利)的一名技术 营销总监,他的演讲是从分析DDR3与DDR4 SDRAM的动态市场占有率开始的,DDR3 SDRAM目前是市场占有率的主体,也就是说DDR3 SDRAM存储器的每比特成本要比其他SDRAM成本要低,性价比要高。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

SemiWiki的Eric Esteve刚刚发表一篇博客,标题为 “再见,DDRn协议?”。博客中Esteve承认这份博客将引起轰动,且声称 “ 今后数年主流机器极有可能都将使用DDR4。 ”英特尔于3月19日发布的近期公告也宣布 “今后开发的处理器都将支持DDR4 SDRAM”。相较于仅仅“宣布支持”未来产品, Xilinx 已经在展示其全新Kintex UltraScale All Programmable器件的上的DDR4支持。(请参阅 “Ready for DDR4-2400? Need the bandwidth? Need the lower power consumption? Watch this 8-minute video...”)

基于FPGA的原型板原理图的验证

首次流片成功取决于整个系统硬件和相关软件的验证,有些公司提供的快速原型生成平台具有许多调试功能,但这些平台的价格非常高,因此最流行的做法是根据DUT和具体应用设计复合FPGA板,验证这些板的原理图通常是很麻烦的,本文提出一种利用FPGA实现原型板原理图验证的新方法。

由于价格竞争越来越激烈,首次流片成功或只需少量的修改变得越来越重要。为了达到这一目标,对整个系统(即硬件和相关软件)的验证成为重中之重。业界也涌现了许多策略来帮助设计师完成RTL上的软件运行。这些策略提供了在最终硬件还在酝酿之时就开发软件的一种途径。这种措施也许还不够,原因还有两个:一是仿真系统可能与实际系统有较大的区别,二是系统运行速度非常慢。因此可以考虑先将完整的设计映射到FPGA中,再运行目标应用程序。这样做可能达不到最终硅片的常规指标,但可以测试整个硬件的功能,系统能够得到全面的验证,其中一些测试案例可能是在仿真中根本无法完成的。另外,可用于演示的完整系统原型在硅片成功之前就可以很好地引起客户的兴趣。

SDRAM文件结构存储控制的FPGA实现

面对不同的应用场景,原始采样数据可能包含多种不同样式的信号,这给传统基于连续存储方式的数据缓存系统带来了挑战。除此之外,由于对不同信号的处理往往需要不同的数据帧结构,缓存系统的设计需要保存原始采样数据并能够实现数据的重组帧,以满足不同处理需求。针对以上问题,本文提出了一种基于文件结构存储方式的数据缓存系统,该系统利用FPGA设计结构化状态机实现对SDRAM的控制,完成了对数据的缓存与重组帧,具有速度快、可靠性高、灵活性强和功能可扩展等优点。

不久以前,高清平板电视对普通消费者来说还是一个奢侈品。而现在,大多数一般收入家庭去购买一台高清平板电视已非难事。应对这一变化,面板厂家正在扩大产能去迎合市场需求并且鼓励更多的人去购买这一显示设备。

市场研究公司iSuppli预计,在世界范围内,液晶和等离子(PDP)电视的出货量将从2,000万台(2004年)增长到接近9,000万台(2009年)。随着技术和显示尺寸的扩展,这些平板显示设备正在替代传统的阴极射线管( CRT)显示设备,甚至即使在同样的显示尺寸上,前者的价格还要稍高于后者。

基于FPGA的玻璃缺陷图像采集处理系统

在进行图像采集过程中,重点考虑采集系统的实时性,而本课题中选用的多线阵CCD 拼接图像的采集方法势必导致在低级算法阶段会有极大的数据流,应用一个高速的嵌入式处理模块则能很好的完成图像处理的低级算法部分。本文分析了玻璃缺陷采集处理系统的工作过程,对系统内存控制作了详细的描述,并在FPGA 内实现了图像的低级处理,从而使计算机从低级处理的大量数据中解脱出来。

同步内容