FPGA 应用

在JTAG下载器连接时FPGA不加载flash里的程序

最近群里有很多人遇到上述的情况,一直觉得不可思议,以前没有遇到这种情况,如果是很常见的情况,那官网一定有人反馈,如果是极特别的情况,那么也就只能按照BUG处理了。很幸运,官网有很多人反馈类似的问题,先把问题和解决方式放出来:

【科普文】理解FPGA的基础知识——逻辑电路

FPGA (Field Programmable Gate Aray,现场可编程门阵列)是一种可通过重新编程来实现用户所需逻辑电路的半导体器件。为了便于大家理解FPGA的设计和结构,我们先来简要介绍一些逻辑电路的基础知识。

FPGA的IO到底是怎么命名的?

今天想和大家一起聊聊FPGA的IO。先说说我当年入门的经历吧。国内的大学有FPGA开发条件的实验室并不太多,当年大学的那帮同学有的做ARM,有的做linux,很少有人做FPGA,当时学FPGA仅仅是由于非常渴望的好奇心。所以,在淘宝买了一块开发板,就开始了自己的FPGA之路。

给我一颗 FPGA,可以撬起所有显示的接口和面板

作为FPGA的发明者——赛灵思,手握极具灵活性、高性能的FPGA技术,似乎看别的芯片都有一种嫌弃不够畅快的感觉。当瞄上显示领域时,就会发出来自心底的一问:“一个FPGA就能解决的事,为什么要那么多ASIC/ASSP?”

还原最真实的世界,FPGA是怎么做到的?

自从影像记录诞生以来,还原逼真世界的每一寸细节一直便是行业的终极追求。影响图像质量包括分辨率、位深度、帧速率、色域、亮度五个要素,近年来4K/8K 60Hz/120Hz的显示面板逐渐被人耳熟能详,伴随着分辨率、位深度、帧速率升级,色域和亮度也被提出新的要求

使用 FPGA 的下一代生物识别匹配引擎解决方案

Gemalto 的生物识别技术与基于 FPGA 的匹配引擎相结合,具有速度、成本降低、高能效、 可扩展性和灵活性方面的独特优势。

FPGA跨时钟域处理3大方法

这里主要介绍三种跨时钟域处理的方法,这三种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的跨时钟域处理,学会这三招之后,对于FPGA相关的跨时钟域数据处理便可以手到擒来

使用SystemVerilog简化FPGA中的接口

 FPGA工程师们应该都会吐槽Verilog的语法,相当的不友好,尤其是对于有很多接口的模块,像AXI4/AXI-Lite这种常用的总线接口,动不动就好几十根线,写起来是相当费劲。当然现在Xilinx推荐使用纯bd文件的方式来设计FPGA,这样HDL代码就会少了很多

FPGA与LVDS信号兼容性分析方法

很多工程师在使用Xilinx开发板时都注意到了一个问题,就是开发板中将LVDS的时钟输入(1.8V电平)连接到了VCCO=2.5V或者3.3V的Bank上,于是产生了关于FPGA引脚与LVDS(以及LVDS-33,LVDS-25)信号相连时兼容性的问题,该专题就解决一下这类问题。

打破常规,深度结合FPGA架构优势|2020DAC- SDC冠军作品开源与技术分享

从2018年设立DAC-SDC开始,每年都会吸引全球百支知名研究团队参与角逐,与计算机视觉类的国际知名目标检测比赛不同,DAC-SDC对高精度、高效率的追求不仅仅停留在算法层面,其更注重考察基于软硬件协同的系统构建能力,即参赛设计不仅要提高复杂场景中小物体精准检测的能力,还需要考虑整个硬件系统在图像处理速度和功耗方面的要求