FPGA

FPGA 构建环境可以实现自动化?

创建 FPGA 设计和维护 Vivado® 设计套件项目时,版本控制系统对于团队合作可能是一项具有挑战性的任务。工程师必须能跟踪设计变更,完整地从 HDL 或 TCL 源代码再现项目并交付特定的项目状态。

FPGA时序约束实战篇之伪路径约束

在不加时序约束时,Timing Report会提示很多的error,其中就有跨时钟域的error,我们可以直接在上面右键,然后设置两个时钟的伪路径。

FPGA时序约束理论篇之IO约束

I/O约束是必须要用的约束,又包括管脚约束和延迟约束。管脚约束就是指管脚分配,我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。

未来FPGA在计算份额上将超过CPU?

十多年前,我们不会料到加速器在数据中心会这么流行。尽管它们并不普遍,但许多新的工作负载具备加速条件,并且移植工作使旧版应用程序可以卸载以提高性能。这种过渡在GPU上最为明显,但人们寄希望于FPGA将继续发展。

Xilinx ISV 看台 | 人和未来:为您的健康测序 - 拷贝

下一代基因组测序(Next Generation Sequencing ,NGS)是一个很有意义的工作,全球很多国家都在积极的参与这件事情。这需要多个学科的结合,不仅仅是生命科学,计算机科学的软件和硬件都可以在这个人类的大工程中发挥强大的力量。

FPGA系列之“GTx的参考时钟”​

本文主要介绍Xilinx FPGA的GTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。

基于 FPGA 硬件设计DDS的跳频信号产生系统

跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点,广泛应用于军事、交通、商业等各个领域。其关键技术主要有三点:跳频序列发生器、跳频频率合成器和跳频同步器。

值得收藏的FPGA硬件PCB布局小技巧(AD)

① 滤波电容的放置要与电源接近,振荡器也是,在振荡器前端放电阻。② 通过Design的Board Shape改变电路板大小。

基于FPGA的SPI协议实现

SPI——串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM、FLASH、实时时钟,AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速,全双工,同步的通信总线,在芯片上只占用四根线(CS、MOSI、MISO、SCK),极大的节约了芯片的引脚。

大家一致避免使用的锁存器为什么依然存在于FPGA中?我们对锁存器有什么误解?

在FPGA的设计中,避免使用锁存器是几乎所有FPGA工程师的共识,Xilinx和Altera也在手册中提示大家要慎用锁存器,除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解,我们后面会详细说明。