FSBL

zynq裸核FSBL

话不多说,进入今天的主题:生成zynq裸核启动文件。1、首先在vivado SDK中分别建立两个工程;2、配置Core1即从核中的BSP文件;3.配置Core0和Core1的DDR空间分配;4.建立FSBL文件,并配置main()文件;5.生成mcs文件和烧写mcs文件到QSPI Flash;6.完成操作将.MCS文件烧写进板子里

Xilinx Zynq 7000 FSBL启动分析(二)

前言
在上一次分析中,分析到了
HandoffAddress = LoadBootImage();

Xilinx Zynq 7000 FSBL启动分析(一)

花了几天看完了FSBL的代码,在这里做个总结,分析一下zynq的启动过程。

众所周知,xilinx zynq 7000系列的芯片中包括两个部分,PS和PL,也就是FPGA的逻辑编程的部分跟嵌入式ARM的部分,ARM部分是双核的A9处理器。关于FPGA的部分在这里就不说了。其实说的简单点,可以吧这个芯片看成一个带有FPGA外设的ARM处理器,下面详细分析一下启动流程。