MPSoC

【下载】Zynq UltraScale+ MPSoC 数据手册: DC 和 AC 开关特性

赛灵思 Zynq® UltraScale+™ MPSoC 支持 -3、-2 和 -1 速度等级,其中,-3E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的VCCINT 电压工作,专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件时,L 器件的速度规格与 -2I 或-1I 速度等级相同。

【下载】Zynq UltraScale+ MPSoC 验证数据手册

Zynq®UltraScale +™MPSoC验证知识产权(VIP)支持基于Zynq UltraScale + MPSoC的应用程序的功能仿真。 它的目标是通过模仿处理器系统(PS)-PL接口和PS逻辑的OCM / DDR存储器,来实现对可编程逻辑(PL)的功能验证。

【下载】Zynq UltraScale + MPSoC软件开发人员指南

本文档提供了为Xilinx®Zynq®UltraScale +™MPSoC器件设计和开发系统软件和应用程序所需的以软件为中心的信息。

Xilinx 为驾驶员辅助系统和自动驾驶推出全球最高性能自适应器件

赛灵思公司(Xilinx)推出了两款赛灵思汽车级(XA)新器件 Zynq® UltraScale+™ MPSoC 7EV 和 11EG,进一步丰富其汽车级 16nm 产品系列。

Zynq UltraScale+ MPSoC – IPI在异构多核中的应用

本篇将讨论MPSoC中IPI的应用。首先澄清这里的IPI不是小伙伴们熟知的Vivado IPI Design Flow的IPI(IP Integrator),而是Inter-Processor Interrupt,是MPSoC中用来在异构多核系统中以中断的形式实现小批量信息交互的结构单元。

MPSOC学习之HELLO WORLD

Xilinx新一代 SOC,Zynq UltraScale+ MPSOC系列性能强悍无比,相比ZYNQ 7000系列每瓦性能提升5倍,作为一 名电子发烧友,都想体验一把这高性能的MPSOC开发板。现在用米尔MPSOC开发板来一个hello world。

【分享】MPSoC Linux CCI Cache 同步设计

为了使相关传输被CCI监听,需要设置寄存器lpd_apu的最低两位为1,而且必须在A53处于复位态时设置。我们利用MPSoC BootROM在加载时设置寄存器lpd_apu。
为了用MPSoC BootROM在加载时设置寄存器lpd_apu,需要准备寄存器初始化文件,并且使用寄存器初始化文件创建启动文件boot.bin

【分享】为MPSoC编译Android 8的主要流程和命令

为MPSoC编译Android 8的主要流程和命令

【分享】MPSoC,XEN虚拟机运行裸核应用程序(baremetal, standalone)的中断延迟

修改Xilinx的定时器裸核应用程序(baremetal, standalone)例子xttcps_intr_example.c,可以测量中断响应延迟。然后在单板上运行,以及在XEN的虚拟机上运行,可以分别测量这两种情况下的中断响应延迟。

【分享】减小MPSoC XEN Dom-0的target文件系统大小

Xen Dom 0的Linux kernel和文件系统,功能应该越少越好,文件应该越小越好。文件太大,可能引起启动失败。只含有PS的HDF文件,编译出来的rootfs.cpio.gz.u-boot有49MB。经过分析,target文件系统中,/usr/bin占用93MB,其中QEMU的文件占用了92MB.